理地址的數(shù)據(jù)。存儲器接口 60可以解釋信號822,并向存儲器64 發(fā)送信號824。來自存儲器64的、表示該物理地址處的信息的返回信號826可以由存儲器 接口 60接收，并作為信號828被發(fā)送給微控制器56。微控制器56可以通過發(fā)送信號830， 將所取回的數(shù)據(jù)轉(zhuǎn)發(fā)給DRAM 38以便CPU 24進(jìn)行使用。DMA總線控制器54可以接收信號 830,并將其作為信號832轉(zhuǎn)發(fā)給DMA總線控制器26,信號832可以作為信號834被轉(zhuǎn)發(fā)給 DRAM控制器32。DRAM控制器32可以解釋信號834,并發(fā)送信號836,以將從存儲器64的 物理地址讀取的數(shù)據(jù)寫入到DRAM 38。用于象征向DRAM 38的寫入的完成的返回信號838 可以由DRAM控制器32進(jìn)行接收，作為信號840被轉(zhuǎn)發(fā)給DMA總線控制器26, DMA總線控制 器26可以將該信號作為信號842中繼給DMA總線控制器54, DMA總線控制器54可以將該 信號作為信號844中繼給微控制器56。
[0066] -旦將從存儲器64的物理地址讀取的數(shù)據(jù)寫入到DRAM 38,微控制器56就可以通 過發(fā)送信號846,向CPU 24發(fā)送用于說明所請求的讀取操作已完成，并且該數(shù)據(jù)在DRAM 38 中可用的通知。DMA總線控制器54可以接收該通知信號846,并將其作為信號848轉(zhuǎn)發(fā)給 DMA總線控制器26,信號848可以作為信號850被轉(zhuǎn)發(fā)給CPU 24。
[0067] 圖9說明了針對閃存設(shè)備50的寫入操作600的過程流的方面。CPU 24可以向微 控制器56發(fā)出針對邏輯地址的寫入請求，通過DMA總線控制器26將攜帶該請求的信號900 作為信號902進(jìn)行發(fā)送。DMA控制器54可以接收信號902,并將其作為信號904轉(zhuǎn)發(fā)給微 控制器56。
[0068] 在FTL主機(jī)高速緩存初始化期間已經(jīng)被準(zhǔn)予了對DRAM 38進(jìn)行直接存儲存取的情 況下，微控制器56可以對將其連接到DRAM 38的總線34、40進(jìn)行總線主控。該微控制器可 以發(fā)送信號906,以從DRAM 38中取回/讀取FTL表的副本70中的與該邏輯地址相關(guān)聯(lián)的信 息。DMA總線控制器54可以將信號906作為信號908轉(zhuǎn)發(fā)給DMA總線控制器26,信號908 可以作為信號910被轉(zhuǎn)發(fā)給DRAM控制器32。DRAM控制器32可以解釋信號910,并向DRAM 38發(fā)送信號912。DRAM控制器32可以從DRAM 38接收返回信號914,返回信號914可以作 為信號916被轉(zhuǎn)發(fā)給DMA總線控制器26,作為信號918被轉(zhuǎn)發(fā)給DMA總線控制器54,以及 最終作為信號920被微控制器56接收。利用從FTL表的副本70取回的信息，微控制器56 現(xiàn)在可以將該邏輯地址轉(zhuǎn)換成閃存64的物理地址。
[0069] 在接收到關(guān)于將寫入數(shù)據(jù)存儲在何處的信息的情況下，微控制器56可以通過發(fā) 送信號922來從DRAM 38取回該寫入數(shù)據(jù)。DMA總線控制器54可以接收信號922,并將其 作為信號924轉(zhuǎn)發(fā)給DMA總線控制器26。DRAM控制器32可以從DMA總線控制器26接收 信號926,將其解釋成信號928,并向DRAM 38發(fā)送該信號928。DRAM控制器32可以接收作 為信號930的從DRAM 38讀取的寫入數(shù)據(jù)，并將該寫入數(shù)據(jù)作為信號932轉(zhuǎn)發(fā)給微控制器 56。DMA總線控制器26可以接收信號932,并將其作為信號934轉(zhuǎn)發(fā)給DMA總線控制器54， 信號934可以作為信號936被轉(zhuǎn)發(fā)給微控制器56。
[0070] 在確定了物理地址并取回了寫入數(shù)據(jù)的情況下，微控制器56可以通過發(fā)送信號 938來存取存儲器64,并按照所述物理地址將數(shù)據(jù)寫入到存儲器64中。存儲器接口 60可 以解釋信號938,并向存儲器64發(fā)送信號940。存儲器接口 60可以通過從存儲器64接收 返回信號942來識別何時完成了向存儲器64的該寫入操作，以及向微控制器56發(fā)送信號 944以指示該寫入操作已完成。
[0071] 在FTL主機(jī)高速緩存初始化期間已經(jīng)被準(zhǔn)予了對DRAM 38進(jìn)行直接存儲存取的情 況下，微控制器56可以通過對將其連接到DRAM 38的總線34、40進(jìn)行總線主控來更新FTL 表的副本70。該微控制器可以發(fā)送信號946以直接寫入到DRAM 38。DMA總線控制器54可 以將信號946作為信號948轉(zhuǎn)發(fā)給DMA總線控制器26,信號948可以作為信號950被轉(zhuǎn)發(fā) 給DRAM控制器32。DRAM控制器32可以解釋信號950,并向DRAM 38發(fā)送信號952。DRAM 控制器32可以通過從DRAM 38接收返回信號954來識別對FTL表的副本70的更新已完成。 信號954可以作為信號956被發(fā)送給DMA總線控制器26,作為信號958被轉(zhuǎn)發(fā)給DMA總線 控制器54,以及最終作為信號960被微控制器56接收。
[0072] 在完成了對FTL表的副本70的更新之后，微控制器56可以通過發(fā)送信號962來向 CPU 24通知操作600已完成。DMA總線控制器54可以接收信號962,并將其作為信號964 轉(zhuǎn)發(fā)給DMA總線控制器26,信號964可以作為信號966被轉(zhuǎn)發(fā)給CPU 24。
[0073] 圖10說明了針對閃存設(shè)備50的寫入操作600的過程流的方面。CPU 24可以向微 控制器56發(fā)出寫入請求，通過DMA總線控制器26將攜帶該請求的信號1000作為信號1002 進(jìn)行發(fā)送。DMA控制器54可以接收信號1002,并將其作為信號1004轉(zhuǎn)發(fā)給微控制器56。
[0074] 在接收到該寫入請求的情況下，微控制器56可以通過發(fā)送信號1006來存取閃存 設(shè)備50的SRAM 58,以取回/讀取與閃存64有關(guān)的、關(guān)于適合于存儲該寫入請求的對象數(shù) 據(jù)的空間的信息。該信息可以包括閃存64的空閑存儲空間和/或磨損均衡信息。微控制 器56可以從SRAM 58接收用于表示所期望的信息的返回信號1008。利用該信息，微控制器 56可以確定用于寫入該數(shù)據(jù)的閃存64的物理地址。
[0075] 在確定了將寫入數(shù)據(jù)存儲在何處的情況下，微控制器56可以通過發(fā)送信號1010 來從DRAM 38中取回該寫入數(shù)據(jù)。DMA總線控制器54可以接收信號1010,并將其作為信號 1012轉(zhuǎn)發(fā)給DMA總線控制器26。DRAM控制器32可以從DMA總線控制器26接收信號1014， 將其解釋成信號1016,并向DRAM 38發(fā)送該信號1016。DRAM控制器32可以接收作為信號 1018的從DRAM 38讀取的寫入數(shù)據(jù)，并將該寫入數(shù)據(jù)作為信號1012轉(zhuǎn)發(fā)給微控制器56。 DMA總線控制器26可以接收信號1020,并將其作為信號1022轉(zhuǎn)發(fā)給DMA總線控制器54,信 號1022可以作為信號1024被轉(zhuǎn)發(fā)給微控制器56。
[0076] 在確定了物理地址并取回了寫入數(shù)據(jù)的情況下，微控制器56可以通過發(fā)送信號 1026來存取存儲器64,并按照所述物理地址將數(shù)據(jù)寫入到存儲器64。存儲器接口 60可以 解釋信號1026,并向存儲器64發(fā)送信號1028。存儲器接口 60可以通過從存儲器64接收 返回信號1030來識別何時完成了向存儲器64的該寫入操作，以及向微控制器56發(fā)送信號 1032以指示該寫入操作已完成。
[0077] 在FTL主機(jī)高速緩存初始化期間已經(jīng)被準(zhǔn)予了對DRAM 38進(jìn)行直接存儲存取的情 況下，微控制器56可以通過對將其連接到DRAM 38的總線34、40進(jìn)行總線主控來更新FTL 表的副本70。該微控制器可以發(fā)送信號1034以直接寫入到DRAM 38。DMA總線控制器54可 以將信號1034作為信號1036轉(zhuǎn)發(fā)給DMA總線控制器26,信號1036可以作為信號1038被 轉(zhuǎn)發(fā)給DRAM控制器32。DRAM控制器32可以解釋信號1038,并向DRAM 38發(fā)送信號1040。 DRAM控制器32可以通過從DRAM 38接收返回信號1042來識別對FTL表的副本70的更新 已完成。信號1042可以作為信號1044被發(fā)送給DMA總線控制器26,作為信號1046被轉(zhuǎn)發(fā) 給DMA總線控制器54,以及最終作為信號1048被微控制器56接收。
[0078] 在完成了對FTL表的副本70的更新之后，微控制器56可以通過發(fā)送信號1050來 向CPU 24通知操作600已完成。DMA總線控制器54可以接收信號1050,并將其作為信號 1052轉(zhuǎn)發(fā)給DMA總線控制器26,信號1052可以作為信號1054被轉(zhuǎn)發(fā)給CPU 24。
[0079] 在一些方面，針對本文所描述的過程中的一個或多個過程，與圖7-圖10中所示出 的相比，可以更多次地重復(fù)這些部件中的任何部件之間的過程流的任何部分。例如，用于表 示將FTL表68從閃存設(shè)備50復(fù)制到主機(jī)設(shè)備的信號734-758可以作為復(fù)制事務(wù)而多次發(fā) 生。這些事務(wù)可以是復(fù)制操作的執(zhí)行，其中每次事務(wù)只復(fù)制FTL表68的一部分，并且這些 事務(wù)繼續(xù)進(jìn)行直到該復(fù)制操作完成為止。以32MB的FTL表數(shù)據(jù)為例，每次事務(wù)只向主機(jī)設(shè) 備20復(fù)制32、64或128字節(jié)的FTL表數(shù)據(jù)。相同的情形適用于圖7-圖10中所描繪的任 何讀取或?qū)懭氩僮鳌?br>[0080] 提供前述的方法描述和過程流程圖僅僅作為說明性的示例，而并非旨在要求或暗 示必須按照給出的順序執(zhí)行各種方面的操作。如本領(lǐng)域技術(shù)人員將意識到的，可以按照任 何順序執(zhí)行前述方面中的操作順序。諸如"其后"、"然后"、"接下來"等詞匯并非旨在限制 這些操作的順序；這些詞匯僅用于引導(dǎo)讀者閱讀對方法的描述。此外，以單數(shù)形式（例如使 用冠詞"一個"、"一"或"該"）對權(quán)利要求元素進(jìn)行的任何引用都不應(yīng)被解釋為將元素限制 為單數(shù)。
[0081] 結(jié)合本文公開的方面描述的各種說明性邏輯框、模塊、電路和算法操作可以被實(shí) 現(xiàn)為電子硬件、計算機(jī)軟件或這二者的組合。為了清楚地說明硬件和軟件的這種可互換性， 以上各種說明性部件、方框、模塊、電路和操作均圍繞它們的功能來概括性描述。這樣的功 能被實(shí)現(xiàn)為硬件還是軟件取決于具體應(yīng)用和施加在整個系統(tǒng)上的設(shè)計約束。技術(shù)人員可以 針對各個具體應(yīng)用以變通方式來實(shí)現(xiàn)所描述的功能，但是這樣的實(shí)現(xiàn)決策不應(yīng)當(dāng)被解釋為 使得脫離本發(fā)明的范圍。
[0082] 利用被設(shè)計為執(zhí)行本文所述功能的通用處理器、數(shù)字信號處理器（DSP)、專用集成 電路（ASIC)、現(xiàn)場可編程門陣列（FPGA)或其它可編程邏輯器件、分立門或者晶體管邏輯單 元、分立硬件部件或者其任意組合，可以實(shí)現(xiàn)或執(zhí)行結(jié)合本文所公開的方面描述的用于實(shí) 現(xiàn)各種說明性的邏輯單元、邏輯框、模塊和電路的硬件。通用處理器可以是微處理器，或者， 該處理器也可以是任何常規(guī)的處理器、控制器、微控制器或者狀態(tài)機(jī)。處理器也可以被實(shí) 現(xiàn)為計算設(shè)備的組合，例如，DSP和微處理器的組合、多個微處理器、一個或多個微處理器與 DSP內(nèi)核的結(jié)合，或者任何其它此種結(jié)構(gòu)?；蛘撸恍┎僮骰蚍椒梢杂商囟ㄓ诮o定功能的 電路來執(zhí)行。
[0083] 在一個或多個示例性方面，本文所述功能可以用硬件、軟件、固件或其任意組合來 實(shí)現(xiàn)。當(dāng)用軟件來實(shí)現(xiàn)時，可以將這些功能作為一個或多個指令或代碼存儲在非暫時性計 算機(jī)可讀介質(zhì)或者非暫時性處理器可讀介質(zhì)上。本文所公開的方法或算法的操作可以體現(xiàn) 在處理器可執(zhí)行軟件模塊中，所述處理器可執(zhí)行軟件模塊可以位于非暫時性計算機(jī)可讀存 儲介質(zhì)或處理器可讀存儲介質(zhì)上。非暫時性計算機(jī)可讀存儲介質(zhì)或處理器可讀存儲介質(zhì)可 以是計算機(jī)或處理器能夠存取的任何存儲介質(zhì)。通過舉例而非限制的方式，這樣的非暫時 性計算機(jī)可讀介質(zhì)或者處理器可讀介質(zhì)可以包括RAM、ROM、EEPR0M、閃存、CD-ROM或其它光 盤存儲器、磁盤存儲器或其它磁存儲設(shè)備、或者能夠用于存儲具有指令或數(shù)據(jù)結(jié)構(gòu)形式的 期望的程序代碼并能夠由計算機(jī)進(jìn)行存取的任何其它介質(zhì)。如本文所使用的，磁盤和光盤 包括壓縮光盤、激光光盤、光盤、數(shù)字多用途光盤（DVD)、軟盤和藍(lán)光光盤，其中磁盤通常磁 性地復(fù)制數(shù)據(jù)，而光盤則用激光來光學(xué)地復(fù)制數(shù)據(jù)。上述的組合也應(yīng)當(dāng)包括在非暫時性計 算機(jī)可讀介質(zhì)和處理器可讀介質(zhì)的保護(hù)范圍之內(nèi)。另外，方法或算法的操作可以作為代碼 和/或指令中的一個、或其任意組合、或集合位于可以并入計算機(jī)程序產(chǎn)品的非暫時性處 理器可讀介質(zhì)和/或計算機(jī)可讀介質(zhì)上。
[0084] 提供前面對公開的方面的描述以使本領(lǐng)域任何技術(shù)人員能夠?qū)嵤┗蚴褂帽景l(fā)明。 對本領(lǐng)域技術(shù)人員而言，對這些方面的各種修改將是顯而易見的，并且在不脫離本發(fā)明的 精神或范圍的情況下，可以將本文所定義的一般性原理應(yīng)用于其它方面。因而，本發(fā)明并不 旨在要受限于本文示出的方面，而是要符合與所附權(quán)利要求以及本文所公開的原理和新穎 性特征相一致的最廣泛的范圍。
【主權(quán)項】
1. 一種用于提高閃存設(shè)備的閃存轉(zhuǎn)換層（FTL)的性能的方法，包括： 通過所述閃存設(shè)備將所述閃存設(shè)備的FTL表的副本存儲在主機(jī)設(shè)備的易失性存儲器 中； 通過所述閃存設(shè)備接收對于所述主機(jī)設(shè)備的所述易失性存儲器中存儲的所述FTL表 的所述副本的存取權(quán)限；以及 作為讀取操作和寫入操作中的至少一個操作的一部分，通過所述閃存設(shè)備存取所述主 機(jī)設(shè)備的所述易失性存儲器中存儲的所述閃存設(shè)