個(gè)結(jié)果的輸入向量，對傳播延遲進(jìn)行估算 分析。記錄LVP輸出，因而認(rèn)為置零門造成零延遲時(shí)間。門樹由FA和HA算術(shù)單元構(gòu)成。 實(shí)際上，這些算術(shù)單元由兩個(gè)簡單的門構(gòu)成，其中，所述兩個(gè)簡單的門導(dǎo)致2*LgN個(gè)門的估 算延遲。然而，標(biāo)準(zhǔn)庫的門較復(fù)雜，可在一個(gè)復(fù)雜的門中進(jìn)行這些標(biāo)準(zhǔn)函數(shù)，從而導(dǎo)致LgN 個(gè)延遲時(shí)間。比較階段由并行進(jìn)行的若干比較構(gòu)成，從而導(dǎo)致4個(gè)門的延遲時(shí)間。返回到 LVP，存在另一個(gè)門和樣本，從而導(dǎo)致1個(gè)門的延遲時(shí)間?？傊?，延遲時(shí)間添加至下述值：
[0127] GateTreePD+ComparePD+MaskGen PD+MaskPD+MuxShiftPD=LgN+1+3+1+1 = Lg(2*N)+6
[0128] 在最差的情況下，傳播延遲估算總計(jì)如表2所示：
[0129] 表2:針對最差的情況以一種實(shí)施形式通過前綴樹進(jìn)行的計(jì)算
[0130]
[0131] 在另一種實(shí)施形式中，如圖9所示，調(diào)度設(shè)備200包括接口 1110和處理器1120。 所述接口 1110用于：接收一個(gè)請求組202,以及輸出一個(gè)權(quán)限組204和選擇掩碼210。根據(jù) 圖4至圖6的上述實(shí)施例中的一個(gè)或多個(gè)單元以處理器1120的形式呈現(xiàn)。為提供其功能， 所述處理器1120執(zhí)行所述單元的相應(yīng)步驟。
[0132] 圖8示出了一實(shí)施形式提供的用于將多個(gè)輸入存儲至一個(gè)FIFO存儲器組中，以及 從所述FIFO存儲器組中取出多個(gè)輸出的方法1000的示意圖。
[0133] 所述方法1000用于將一個(gè)輸入數(shù)據(jù)流組902存儲至一個(gè)FIFO存儲器組901a， 901b，……，901c中，以及將所述FIFO存儲器組901a，901b，……，901c中的數(shù)據(jù)取出至一 個(gè)輸出數(shù)據(jù)流組904中。可操作所述輸入數(shù)據(jù)流組902和所述輸出數(shù)據(jù)流組904從而在每 個(gè)時(shí)鐘周期內(nèi)均進(jìn)行發(fā)送新數(shù)據(jù)和停止發(fā)送新數(shù)據(jù)中的任一項(xiàng)。所述方法1000包括：根據(jù) 輸入互連矩陣，將所述輸入數(shù)據(jù)流組902中的每個(gè)輸入數(shù)據(jù)流與所述FIFO存儲器組901a， 901b，……，901c中的每個(gè)輸入設(shè)備進(jìn)行互連1001。所述方法1000包括：根據(jù)輸出互連矩 陣，將所述FIFO存儲器組901a，901b，……，901c中的每個(gè)輸出設(shè)備與所述輸出數(shù)據(jù)流組 904中的每個(gè)輸出數(shù)據(jù)流進(jìn)行互連1003。所述方法1000包括：根據(jù)輸入數(shù)據(jù)調(diào)度方案，選 擇1005所述輸入互連矩陣。所述方法1000包括：根據(jù)輸出數(shù)據(jù)調(diào)度方案，選擇1007所述 輸出互連矩陣。所述方法1000包括：控制1009所述輸入數(shù)據(jù)調(diào)度方案，以使來自所述輸入 數(shù)據(jù)流組902的數(shù)據(jù)通過輪詢方式在所述FIFO存儲器組901a，901b，……，901c中分發(fā)， 以及控制所述輸出數(shù)據(jù)調(diào)度方案，以使來自所述FIFO存儲器組901a，901b，……，901c的 數(shù)據(jù)通過輪詢方式取出至所述輸出數(shù)據(jù)流組904中。
[0134] 在上述實(shí)施形式中，僅以一組含有三個(gè)FIFO存儲器901a、901b和901c為例，本發(fā) 明可應(yīng)用于含有任意數(shù)量的FIFO存儲器的組，例如，圖1所示的八個(gè)存儲器。
【主權(quán)項(xiàng)】
1. 一種用于將一個(gè)輸入數(shù)據(jù)流組（902)存儲至以及將數(shù)據(jù)取出至一個(gè)輸出數(shù)據(jù)流組 (904)的存儲器聚合設(shè)備（990)，其中，所述輸入數(shù)據(jù)流組（902)和所述輸出數(shù)據(jù)流組（904) 是可操作的從而在每個(gè)時(shí)鐘周期內(nèi)進(jìn)行發(fā)送新數(shù)據(jù)和停止發(fā)送新數(shù)據(jù)中的任一項(xiàng)，所述存 儲器聚合設(shè)備（990)包括： 一個(gè)FIFO存儲器組（901a，901b，……，901c)，其中，每個(gè)FIFO存儲器包括輸入和輸 出； 輸入互連器（903)，用于根據(jù)輸入互連矩陣，將所述輸入數(shù)據(jù)流組（902)中的每個(gè)輸入 數(shù)據(jù)流與所述FIFO存儲器組（901a，901b，……，901c)中的每個(gè)輸入進(jìn)行互連； 輸出互連器（905)，用于根據(jù)輸出互連矩陣，將所述FIFO存儲器組（901a，901b，……， 901c)中的每個(gè)輸出與所述輸出數(shù)據(jù)流組（904)中的每個(gè)輸出數(shù)據(jù)流進(jìn)行互連； 輸入選擇器（907)，用于根據(jù)輸入數(shù)據(jù)調(diào)度方案，選擇所述輸入互連矩陣； 輸出選擇器（909)，用于根據(jù)輸出數(shù)據(jù)調(diào)度方案，選擇所述輸出互連矩陣； 存儲控制器（911)，與所述輸入選擇器（907)和所述輸出選擇器（909)耦合，其中，所 述存儲控制器（911)用于：控制所述輸入數(shù)據(jù)調(diào)度方案，以使來自所述輸入數(shù)據(jù)流組（902) 的數(shù)據(jù)通過輪詢方式在所述FIFO存儲器組（901a，901b，……，901c)中分發(fā)，以及控制所 述輸出數(shù)據(jù)調(diào)度方案，以使來自所述FIFO存儲器組（901a，901b，……，901c)的數(shù)據(jù)通過 輪詢方式取出至所述輸出數(shù)據(jù)流組（904)中。2. 根據(jù)權(quán)利要求1所述的存儲器聚合設(shè)備（990)，其特征在于，多個(gè)FIFO存儲器 (901a，901b，……，901c)與多個(gè)輸入數(shù)據(jù)流（902)對應(yīng)。3. 根據(jù)權(quán)利要求1或2所述的存儲器聚合設(shè)備（990)，其特征在于，所述輸入互連器 (903)包括一個(gè)復(fù)用器組，用于實(shí)現(xiàn)所述輸入互連矩陣，所述輸出互連器（905)包括一個(gè)復(fù) 用器組，用于實(shí)現(xiàn)所述輸出互連矩陣。4. 根據(jù)權(quán)利要求3所述的存儲器聚合設(shè)備（990)，其特征在于，所述輸入選擇器（907) 包括門樹仲裁器邏輯，用于控制所述輸入互連器（903)的所述復(fù)用器組，所述輸出選擇器 (909)包括門樹仲裁器邏輯，用于控制所述輸出互連器（905)的所述復(fù)用器組。5. 根據(jù)上述權(quán)利要求任意一項(xiàng)所述的存儲器聚合設(shè)備（990)，其特征在于，所述輸入 選擇器（907)用于選擇所述輸入互連矩陣，使得所述輸入數(shù)據(jù)流組（902)中，只有攜帶有效 數(shù)據(jù)請求的數(shù)據(jù)流互連至所述FIFO存儲器組（901)。6. -種用于存儲一個(gè)輸入數(shù)據(jù)流組（902)以及將數(shù)據(jù)取出至一個(gè)輸出數(shù)據(jù)流組（904) 的存儲器聚合設(shè)備（990)，其中，所述輸入數(shù)據(jù)流組（902)和所述輸出數(shù)據(jù)流組（904)是可 操作的從而在每個(gè)時(shí)鐘周期內(nèi)進(jìn)行發(fā)送新數(shù)據(jù)和停止發(fā)送新數(shù)據(jù)中的任一項(xiàng)，且所述存儲 器聚合設(shè)備（990)包括： 一個(gè)FIFO存儲器組（901a，901b，……，901c)，其中，每個(gè)FIFO存儲器包括輸入和輸 出； 輸入互連器（903)，用于根據(jù)輸入互連矩陣，將所述輸入數(shù)據(jù)流組（902)中的每個(gè)輸入 數(shù)據(jù)流與所述FIFO存儲器組（901a，901b，……，901c)中的每個(gè)輸入進(jìn)行互連； 輸出互連器（905)，用于根據(jù)輸出互連矩陣，將所述FIFO存儲器組（901a，901b，……， 901c)中的每個(gè)輸出與所述輸出數(shù)據(jù)流組（904)中的每個(gè)輸出數(shù)據(jù)流進(jìn)行互連； 輸入選擇器（907)，用于選擇所述輸入互連矩陣，使得所述輸入數(shù)據(jù)流組（902)中，攜 帶有效數(shù)據(jù)請求的數(shù)據(jù)流壓縮成所述FIFO存儲器組（901a，901b，……，901c)中一個(gè)連續(xù) 的數(shù)據(jù)請求組； 輸出選擇器（909)，用于根據(jù)輸出數(shù)據(jù)調(diào)度方案，選擇所述輸出互連矩陣； 存儲控制器（911)，與所述輸入選擇器（907)和所述輸出選擇器（909)耦合。7. 根據(jù)權(quán)利要求6所述的存儲器聚合設(shè)備（900)，其特征在于，所述輸入選擇器（907) 用于選擇所述輸入互連矩陣，使得所述輸入數(shù)據(jù)流組（902)中，攜帶有效數(shù)據(jù)請求的所述 數(shù)據(jù)流與指向所述FIFO存儲器組（901a，901b，……，901c)中的空條目的FIFO指針對齊。8. 根據(jù)權(quán)利要求6或7所述的存儲器聚合設(shè)備（990)，其特征在于，包括：時(shí)鐘輸入，用 于接收時(shí)鐘信號，其中，所述輸入選擇器（907)用于在所述時(shí)鐘信號的每個(gè)時(shí)鐘周期內(nèi)，切 換所述輸入互連矩陣，且所述輸出選擇器（909)用于在所述時(shí)鐘信號的每個(gè)時(shí)鐘周期內(nèi)， 切換所述輸出互連矩陣。9. 根據(jù)權(quán)利要求8所述的存儲器聚合設(shè)備（990)，其特征在于，所述輸入選擇器（907) 用于接收指示所述輸入數(shù)據(jù)流組（902)中攜帶有效數(shù)據(jù)請求的多個(gè)數(shù)據(jù)流的R位向量，且 用于選擇所述輸入互連矩陣，使得在所述時(shí)鐘信號的每個(gè)時(shí)鐘周期內(nèi)，所述輸入數(shù)據(jù)流組 (902)中的所述多個(gè)數(shù)據(jù)流的前G個(gè)數(shù)據(jù)請求互連至所述FIFO存儲器組（901a，901b，……， 901c)，其中，R和G為整數(shù)。10. 根據(jù)權(quán)利要求8或9所述的存儲器聚合設(shè)備（990)，其特征在于，所述輸出選擇器 (909)用于接收指示所述輸出數(shù)據(jù)流組（902)中攜帶有效數(shù)據(jù)請求的多個(gè)數(shù)據(jù)流的R位 向量，且用于選擇所述輸出互連矩陣，使得在所述時(shí)鐘信號的每個(gè)時(shí)鐘周期內(nèi)，所述輸出數(shù) 據(jù)流組（902)中的所述多個(gè)數(shù)據(jù)流的前G個(gè)數(shù)據(jù)請求互連至所述FIFO存儲器組（901a， 901b，……，901c)，其中，R和G為整數(shù)。11. 根據(jù)權(quán)利要求9或10所述的存儲器聚合設(shè)備（990)，其特征在于，所述存儲控制器 (911)用于依據(jù)所述FIFO存儲器組（901a，901b，……，901c)中的多個(gè)空條目，控制R和 G〇12. -種方法（1000)，用于將一個(gè)輸入數(shù)據(jù)流組（902)存儲至一個(gè)FIFO存儲器組 (901a,901b,……，901c)中，以及將所述FIFO存儲器組（901a，901b，……，901c)中的數(shù) 據(jù)取出至一個(gè)輸出數(shù)據(jù)流組（904)中，其中，所述輸入數(shù)據(jù)流組（902)和所述輸出數(shù)據(jù)流組 (904)是可操作的從而在每個(gè)時(shí)鐘周期內(nèi)進(jìn)行發(fā)送新數(shù)據(jù)和停止發(fā)送新數(shù)據(jù)中的任一項(xiàng)， 且所述方法（1000)包括： 根據(jù)輸入互連矩陣，將所述輸入數(shù)據(jù)流組（902)中的每個(gè)輸入數(shù)據(jù)流與所述FIFO存儲 器組（901a，901b，……，901c)中的每個(gè)輸入進(jìn)行互連（1001); 根據(jù)輸出互連矩陣，將所述FIFO存儲器組（901a，901b，……，901c)中的每個(gè)輸出與 所述輸出數(shù)據(jù)流組（904)中的每個(gè)輸出數(shù)據(jù)流進(jìn)行互連（1003); 根據(jù)輸入數(shù)據(jù)調(diào)度方案，選擇（1005)所述輸入互連矩陣； 根據(jù)輸出數(shù)據(jù)調(diào)度方案，選擇（1007)所述輸出互連矩陣； 控制（1009)所述輸入數(shù)據(jù)調(diào)度方案，以使來自所述輸入數(shù)據(jù)流組（902)的數(shù)據(jù)通過輪 詢方式在所述FIFO存儲器組（901a，901b，……，901c)中分發(fā)，以及控制所述輸出數(shù)據(jù)調(diào) 度方案，以使來自所述FIFO存儲器組（901a，901b，……，901c)的數(shù)據(jù)通過輪詢方式取出 至所述輸出數(shù)據(jù)流組（904)中。13.根據(jù)權(quán)利要求12所述的方法（1000)，其特征在于，所述選擇（1005)所述輸入互連 矩陣是基于門樹仲裁器邏輯的，且所述選擇（1007)所述輸出互連矩陣是基于門樹仲裁器 邏輯的。
【專利摘要】本發(fā)明涉及一種用于存儲一個(gè)輸入數(shù)據(jù)流組(902)以及將數(shù)據(jù)取出至一個(gè)輸出數(shù)據(jù)流組(904)的存儲器聚合設(shè)備(990)，其中，可操作所述輸入數(shù)據(jù)流組(902)和所述輸出數(shù)據(jù)流組(904)從而在每個(gè)時(shí)鐘周期內(nèi)均進(jìn)行發(fā)送新數(shù)據(jù)和停止發(fā)送新數(shù)據(jù)中的任一項(xiàng)，且所述存儲器聚合設(shè)備(990)包括：一個(gè)FIFO存儲器組(901a，901b，……，901c)，其中，每個(gè)FIFO存儲器包括輸入設(shè)備和輸出設(shè)備；輸入互連器(903)，用于根據(jù)輸入互連矩陣，將所述輸入數(shù)據(jù)流組(902)中的每個(gè)輸入數(shù)據(jù)流與所述FIFO存儲器組(901a，901b，……，901c)中的每個(gè)輸入設(shè)備進(jìn)行互連；輸出互連器(905)，用于根據(jù)輸出互連矩陣，將所述FIFO存儲器組(901a，901b，……，901c)中的每個(gè)輸出設(shè)備與所述輸出數(shù)據(jù)流組(904)中的每個(gè)輸出數(shù)據(jù)流進(jìn)行互連；輸入選擇器(907)，用于根據(jù)輸入數(shù)據(jù)調(diào)度方案，選擇所述輸入互連矩陣；輸出選擇器(909)，用于根據(jù)輸出數(shù)據(jù)調(diào)度方案，選擇所述輸出互連矩陣；內(nèi)存控制器(911)，分別與所述輸入選擇器(907)和所述輸出選擇器(909)耦合，其中，所述內(nèi)存控制器(911)用于：控制所述輸入數(shù)據(jù)調(diào)度方案，以使來自所述輸入數(shù)據(jù)流組(902)的數(shù)據(jù)通過輪詢方式在所述FIFO存儲器組(901a，901b，……，901c)中分發(fā)，以及控制所述輸出數(shù)據(jù)調(diào)度方案，以使來自所述FIFO存儲器組(901a，901b，……，901c)的數(shù)據(jù)通過輪詢方式取出至所述輸出數(shù)據(jù)流組(904)中。
【IPC分類】G06F5/06
【公開號】CN105378647
【申請?zhí)枴緾N201380077301
【發(fā)明人】亞戎·夏哈, 約阿夫·皮萊格, 亞歷克斯·塔勒, 亞歷克斯·烏曼斯基, 拉米·澤馬奇, 熊禮霞, 陸玉春
【申請人】華為技術(shù)有限公司
【公開日】2016年3月2日
【申請日】2013年6月19日
【公告號】EP3011427A1, US20160103777, WO2014202129A1