一種數(shù)據(jù)存儲(chǔ)裝置、數(shù)據(jù)存儲(chǔ)系統(tǒng)及方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及數(shù)據(jù)存儲(chǔ)領(lǐng)域，特別是涉及一種數(shù)據(jù)存儲(chǔ)裝置、數(shù)據(jù)存儲(chǔ)系統(tǒng)及方法。
【背景技術(shù)】
[0002]SPI 是串行外設(shè)接口(Serial Peripheral Interface)的縮寫。SPI，是一種高速的，全雙工，同步的通信總線，并且在芯片的管腳上只占用四根線，SDI (數(shù)據(jù)輸入)、SD0 (數(shù)據(jù)輸出)、SCLK(時(shí)鐘)、CS(片選)。節(jié)約了芯片的管腳，同時(shí)為PCB的布局上節(jié)省空間，提供方便，正是出于這種簡單易用的特性，如今越來越多的芯片集成了這種通信協(xié)議。
[0003]N0R閃存(NOR Flash)是現(xiàn)在市場上主要的非易失閃存技術(shù)之一。Intel于1988年首先開發(fā)出NOR Flash技術(shù)，徹底改變了原先由EPR0M和EEPR0M —統(tǒng)天下的局面。
[0004]由于NOR Flash的這么多優(yōu)點(diǎn)，但是很多CPU上卻沒有NOR Flash的接口，使得NOR Flash無法在這些CPU上使用。同時(shí)現(xiàn)在很多CPU上都集成了 SPI接口，使得基于SPI和NOR Flash的數(shù)據(jù)存儲(chǔ)方法成為可能。

【發(fā)明內(nèi)容】

[0005]本發(fā)明的目的是提供一種數(shù)據(jù)存儲(chǔ)裝置、數(shù)據(jù)存儲(chǔ)系統(tǒng)及方法，實(shí)現(xiàn)不具備N0RFlash接口的CPU通過SPI總線訪問N0R閃存。
[0006]本發(fā)明提供的技術(shù)方案如下:
[0007]—種數(shù)據(jù)存儲(chǔ)裝置，包括第一 SPI接口、控制模塊、N0R接口和N0R閃存；所述控制模塊通過第一 SPI接口連接CPU，并通過所述N0R接口連接N0R閃存；所述控制模塊用于連接CPU與所述N0R閃存進(jìn)行數(shù)據(jù)交換。
[0008]本發(fā)明可以使不具備NOR Flash接口但是有SPI接口的CPU可以直接訪問N0RFlash，從而無需更換CPU方案，可以加快產(chǎn)品的開發(fā)進(jìn)度，降低產(chǎn)品的開發(fā)風(fēng)險(xiǎn)。
[0009]本發(fā)明還公開了另一種數(shù)據(jù)存儲(chǔ)裝置，包括第一 SPI接口、控制模塊、N0R接口和N0R閃存；所述控制模塊通過第一 SPI接口連接CPU，并通過所述N0R接口連接N0R閃存；所述控制模塊用于通過所述第一 SPI接口接收CPU發(fā)送的操作指令，并將所述操作指令轉(zhuǎn)換成N0R閃存可識(shí)別的指令通過N0R接口發(fā)送至N0R閃存；所述控制模塊還用于通過所述N0R接口接收N0R閃存發(fā)送的并行數(shù)據(jù)，并將所述并行數(shù)據(jù)轉(zhuǎn)換成串行數(shù)據(jù)通過所述第一SPI接口發(fā)送至CPU。
[0010]進(jìn)一步優(yōu)選的，所述操作指令包括讀操作指令、復(fù)位操作指令、寫操作指令、擦除指令和讀取芯片ID指令。
[0011]本發(fā)明還公開了另一種數(shù)據(jù)存儲(chǔ)裝置，包括第一 SPI接口、控制模塊、N0R接口和N0R閃存；所述控制模塊通過第一 SPI接口連接CPU，并通過所述N0R接口連接N0R閃存；所述控制模塊用于通過所述第一 SPI接口接收CPU發(fā)送的操作指令，并將所述操作指令轉(zhuǎn)換成N0R閃存可識(shí)別的指令通過N0R接口發(fā)送至N0R閃存；所述控制模塊還用于通過所述N0R接口接收N0R閃存發(fā)送的并行數(shù)據(jù)，并將所述并行數(shù)據(jù)轉(zhuǎn)換成串行數(shù)據(jù)通過所述第一 SPI接口發(fā)送至CPU ;所述控制模塊具體包括:指令轉(zhuǎn)換模塊，用于將CPU發(fā)送的所述操作指令轉(zhuǎn)換成NOR閃存可識(shí)別的指令；數(shù)據(jù)轉(zhuǎn)換模塊，用于將NOR閃存發(fā)送的并行數(shù)據(jù)轉(zhuǎn)換成SPI總線格式的串行數(shù)據(jù)。
[0012]本發(fā)明還公開了一種數(shù)據(jù)存儲(chǔ)系統(tǒng)，包括上述的數(shù)據(jù)存儲(chǔ)裝置及CPU，所述CPU與所述數(shù)據(jù)存儲(chǔ)裝置電性相連并進(jìn)行數(shù)據(jù)交換，所述CPU包括第二 SPI接口，所述第二 SPI接口與所述第一 SPI接口相連，所述CPU通過所述第二 SPI接口發(fā)送操作指令至所述數(shù)據(jù)存儲(chǔ)裝置。
[0013]本發(fā)明還公開一種數(shù)據(jù)存儲(chǔ)方法，包括:接收CPU發(fā)送的操作指令；并將所述操作指令轉(zhuǎn)換成N0R閃存可識(shí)別的指令通過N0R接口發(fā)送至N0R閃存；接收N0R閃存發(fā)送的并行數(shù)據(jù)；將所述并行數(shù)據(jù)轉(zhuǎn)換成串行數(shù)據(jù)通過所述第一 SPI接口發(fā)送至CPU。
[0014]進(jìn)一步優(yōu)選的，所述操作指令包括讀操作指令、復(fù)位操作指令、寫操作指令、擦除指令和讀取芯片ID指令。
[0015]與現(xiàn)有技術(shù)相比，本發(fā)明可以使不具備NOR Flash接口但是有SPI接口的CPU可以直接訪問NOR Flash，從而無需更換CPU方案，可以加快產(chǎn)品的開發(fā)進(jìn)度，降低產(chǎn)品的開發(fā)風(fēng)險(xiǎn)。
【附圖說明】
[0016]下面將以明確易懂的方式，結(jié)合【附圖說明】優(yōu)選實(shí)施方式，對一種的方法及的上述特性、技術(shù)特征、優(yōu)點(diǎn)及其實(shí)現(xiàn)方式予以進(jìn)一步說明。
[0017]圖1為本發(fā)明一種數(shù)據(jù)存儲(chǔ)裝置的主要組成示意圖；
[0018]圖2為本發(fā)明一種數(shù)據(jù)存儲(chǔ)裝置的完整組成示意圖；
[0019]圖3為本發(fā)明一種數(shù)據(jù)存儲(chǔ)系統(tǒng)的結(jié)構(gòu)示意圖；
[0020]圖4是本發(fā)明一種數(shù)據(jù)存儲(chǔ)方法的步驟示意圖；
[0021]圖5為本發(fā)明一種數(shù)據(jù)存儲(chǔ)裝置的具體工作流程圖。
[0022]附圖標(biāo)號(hào)說明:
[0023]100.第一 SPI接口，200.控制模塊，201.指令轉(zhuǎn)換模塊，202.數(shù)據(jù)轉(zhuǎn)換模塊，300.N0R 接口，400.N0R 閃存，500.CPU，501.第二 SPI 接口。
【具體實(shí)施方式】
[0024]為了更清楚地說明本發(fā)明實(shí)施例或現(xiàn)有技術(shù)中的技術(shù)方案，下面將對照【附圖說明】本發(fā)明的【具體實(shí)施方式】。顯而易見地，下面描述中的附圖僅僅是本發(fā)明的一些實(shí)施例，對于本領(lǐng)域普通技術(shù)人員來講，在不付出創(chuàng)造性勞動(dòng)的前提下，還可以根據(jù)這些附圖獲得其他的附圖，并獲得其他的實(shí)施方式。
[0025]為使圖面簡潔，各圖中只示意性地表示出了與本發(fā)明相關(guān)的部分，它們并不代表其作為產(chǎn)品的實(shí)際結(jié)構(gòu)。另外，以使圖面簡潔便于理解，在有些圖中具有相同結(jié)構(gòu)或功能的部件，僅示意性地繪示了其中的一個(gè)，或僅標(biāo)出了其中的一個(gè)。在本文中，“一個(gè)”不僅表示“僅此一個(gè)”，也可以表示“多于一個(gè)”的情形。
[0026]圖1為本發(fā)明一種數(shù)據(jù)存儲(chǔ)裝置的主要組成示意圖，作為本發(fā)明的一個(gè)具體實(shí)施例，如圖1所示，一種數(shù)據(jù)存儲(chǔ)裝置，包括第一 SPI接口 100、控制模塊200、N0R接口 300和NOR閃存400 ;所述控制模塊200通過第一 SPI接口 100連接CPU500，并通過所述NOR接口300連接NOR閃存400 ;所述控制模塊200用于連接CPU500與所述NOR閃存400進(jìn)行數(shù)據(jù)交換。
[0027]對上述實(shí)施例進(jìn)行改進(jìn)，得到另一種數(shù)據(jù)存儲(chǔ)裝置，包括第一 SPI接口 100、控制模塊200、N0R接口 300和N0R閃存400 ;所述控制模塊200通過第一 SPI接口 100連接CPU500，并通過所述N0R接口 300連接N0R閃存400 ;所述控制模塊200用于通過所述第一SPI接口 100接收CPU500發(fā)送的操作指令，并將所述操作指令轉(zhuǎn)換成N0R閃存400可識(shí)別的指令通過N0R接口 300發(fā)送至N0R閃存400 ;