靈敏度可調(diào)的解調(diào)電路的制作方法
【技術(shù)領(lǐng)域】
[0001 ] 本發(fā)明涉及一種靈敏度可調(diào)的解調(diào)電路，用于RFID (射頻識別)電路設(shè)計中，屬于模擬集成電路中解調(diào)電路領(lǐng)域。
【背景技術(shù)】
[0002]在射頻識別電路設(shè)計中，解調(diào)電路是核心模塊之一。解調(diào)電路需要將載波中的數(shù)據(jù)信號解調(diào)出來，再輸入給數(shù)字模塊作后續(xù)處理。對于射頻識別的標簽而言，信號首先通過電感耦合到卡片，經(jīng)過整流后輸出給解調(diào)電路。解調(diào)電路一般由耦合電路，檢波濾波電路，高通電路，放大電路，遲滯比較器以及驅(qū)動電路組成，如圖1所示。解調(diào)電路中的檢波濾波電路是將經(jīng)過整流后的電流信號檢出來并轉(zhuǎn)換成電壓信號，同時對信號中的載波信號進行濾波，盡量衰減其載波信號的幅度。高通電路主要是隔離直流電壓信號，使得數(shù)據(jù)交流信號可以通過且將數(shù)據(jù)信號送入到后續(xù)的放大電路中。放大電路是將檢波出來的信號進一步放大。遲滯比較器是對放大的信號進行比較，從而解調(diào)出對應的數(shù)字信號。驅(qū)動電路是進一步驅(qū)動解調(diào)出來的數(shù)字信號，以便送給數(shù)字電路進一步處理。
[0003]由于不同型號的讀卡機發(fā)出來的場強有大有小，發(fā)出來信號的質(zhì)量也是有好有差，而卡片工作環(huán)境又是復雜多樣的，因此在整個通訊過程中，很可能由于卡片無法解調(diào)出信號而導致通訊中止。當卡片工作場強比較小時，信號的包絡就會比較??；當卡片工作距離變大時，信號的包絡也會比較小；當卡片工作在高速通訊速率時，其信號的包絡幅度更加會相應變小。這些變化都容易導致包絡信號無法解調(diào)。導致信號無法解調(diào)比較常見的原因就是解調(diào)電路的靈敏度過低，因此這些情況下就需要增加解調(diào)電路的解調(diào)靈敏度。但如果將解調(diào)電路的靈敏度設(shè)置過高，就會大大降低卡片的抗干擾能力，將不該解調(diào)出來的信號解調(diào)出來。

【發(fā)明內(nèi)容】

[0004]本發(fā)明要解決的技術(shù)問題是提供一種靈敏度可調(diào)的解調(diào)電路，根據(jù)系統(tǒng)或者根據(jù)讀卡機需求調(diào)整解調(diào)電路的靈敏度，使得卡片順利完成包絡信號的解調(diào)。
[0005]為解決上述技術(shù)問題，本發(fā)明的靈敏度可調(diào)的解調(diào)電路，由耦合電路，檢波濾波電路，高通電路，放大電路，遲滯比較器以及驅(qū)動電路組成；上述各組成部分依次相互連接；其中，
[0006]所述放大電路，包括:第七NMOS晶體管麗7，第八NMOS晶體管MN8，第十三NMOS晶體管MN13至第十八NMOS晶體管MN18，第五PMOS晶體管MP5，第六PMOS晶體管MP6，第i^一PMOS管MPll至第十六PMOS晶體管MP16，第三開關(guān)K3和第四開關(guān)K4 ；
[0007]第五PMOS晶體管MP5的源極和電源電壓端VDD相連接；第五PMOS晶體管MP5和第八NMOS晶體管MN8的柵極與所述高通電路的輸出端相連接；第五PMOS晶體管MP5的漏極與第六PMOS晶體管MP6的源極相連接，第七NMOS晶體管MN7的源極與第八NMOS晶體管MN8的漏極相連接，第八NMOS晶體管MN8的源極接地；第六PMOS晶體管MP6的柵極和漏極與第七NMOS晶體管MN7的柵極和漏極相連接，其連接的節(jié)點設(shè)為C ；
[0008]第^^一 PMOS晶體管MPll的源極和電源電壓端VDD相連接；第^^一 PMOS晶體管MPll的漏極與第十二 PMOS晶體管MP12的源極相連接；第十二 PMOS晶體管MP12的漏極與第十三NMOS晶體管麗13的漏極以及所述C端相連接；第十三NMOS晶體管麗13的源極與第十四NMOS晶體管MN14的漏極相連接，第十四NMOS晶體管MN14的源極接地；第^^一 PMOS晶體管MPl1、第十二PMOS晶體管MP12、第十三NMOS晶體管MN13和第十四NMOS晶體管MN14的柵極與所述高通電路的輸出端相連接；
[0009]第十三PMOS晶體管MP13的源極和電源電壓端VDD相連接；第十三PMOS晶體管MP13的漏極與第十四PMOS晶體管MP14的源極相連接；第十四PMOS晶體管MP14的漏極與第十五NMOS晶體管MN15的漏極以及第三開關(guān)K3的一端相連接，第三開關(guān)K3的另一端與所述C端相連接；第十五NMOS晶體管MN15的源極與第十六NMOS晶體管MN16的漏極相連接，第十六NMOS晶體管MN16的源極接地；第十三PMOS晶體管MP13、第十四PMOS晶體管MP14、第十五NMOS晶體管麗15和第十六NMOS晶體管麗16的柵極與所述高通電路的輸出端相連接；
[0010]第十五PMOS晶體管MP15的源極和電源電壓端VDD相連接；第十五PMOS晶體管MP15的漏極與第十六PMOS晶體管MP16的源極相連接；第十六PMOS晶體管MP16的漏極與第十七NMOS晶體管MN17的漏極以及第四開關(guān)K4的一端相連接，第四開關(guān)K4的另一端與所述C端相連接；第十七NMOS晶體管MN17的源極與第十八NMOS晶體管MN18的漏極相連接，第十八NMOS晶體管MN18的源極接地；第十五PMOS晶體管MP15、第十六PMOS晶體管MP16、第十七NMOS晶體管麗17和第十八NMOS晶體管麗18的柵極與所述高通電路的輸出端相連接。
[0011 ] 所述放大電路中，第H^一 PMOS晶體管，第十二 PMOS晶體管，第十三NMOS晶體管和第十四NMOS晶體管組成第一組放大電路；第十三PMOS晶體管，第十四PMOS晶體管，第十五NMOS晶體管和第十六NMOS晶體管組成第二組放大電路；第十五PMOS晶體管，第十六PMOS晶體管，第十七NMOS晶體管和第十八NMOS晶體管組成第三組放大電路；第一組放大電路中MOS晶體管的尺寸和第二組放大電路中MOS晶體管的尺寸相同，第三組放大電路中MOS晶體管的尺寸是第二組放大電路中MOS晶體管尺寸的2倍。
[0012]所述放大電路中，第五PMOS晶體管，第六PMOS晶體管，第七NMOS晶體管和第八NMOS晶體管組成低增益線性放大電路，具有和所述第一組放大電路相同的電路尺寸。
[0013]所述高通電路，包括第三NMOS晶體管至第六NMOS晶體管，第一 PMOS晶體管至PMOS晶體管，第三電容，第五電容和第二開關(guān)；
[0014]第一 PMOS晶體管和第三PMOS晶體管的源極和電源電壓端VDD相連接；第一 PMOS晶體管的漏極和第二 PMOS晶體管的源極相連接；第三NMOS晶體管的源極與第四NMOS晶體管的漏極相連接；第四NMOS晶體管的源極接地；第三PMOS晶體管的漏極和第四PMOS晶體管的源極相連接；第五NMOS晶體管的源極與第六NMOS晶體管的漏極相連接；第六NMOS晶體管的源極接地；第一 PMOS晶體管、第二 PMOS晶體管、第三PMOS晶體管、第三NMOS晶體管、第四NMOS晶體管和第六NMOS晶體管的柵極與第二 PMOS晶體管的漏極和第三NMOS晶體管的漏極相連接；第四PMOS晶體管和第五NMOS晶體管的柵極以及第四PMOS晶體管的漏極和第五NMOS晶體管的漏極相連接，其連接的節(jié)點記為B ;第三電容的一端與第五電容的一端相連接，并與所述檢波濾波電路的A端相連接；第五電容的另一端和第二開關(guān)的一端相連接，第二開關(guān)的另一端和第三電容的另一端相連接，并與所述B端相連接；
[0015]所述高通電路中，第一 PMOS晶體管，第二 PMOS晶體管，第三NMOS晶體管和第四NMOS晶體管組成分壓電路，具有和所述第一組放大電路相同的電路尺寸；第三PMOS晶體管，第四PMOS晶體管,第五NMOS晶體管和第六NMOS晶體管組成偏置電路,也具有和所述第一組放大電路相同的電路尺寸。
[0016]由于傳統(tǒng)的解調(diào)電路靈敏度是固定不變的，而卡片面臨的工作環(huán)境又是復雜多樣的，還要面臨高速通訊速率下包絡幅度明顯減小的情況。因此，本發(fā)明在傳統(tǒng)的解調(diào)電路基礎(chǔ)上，在放大電路中采用兩路開關(guān)控制解調(diào)靈敏度。需要的時候就將開關(guān)控制信號打開，不需要的時候就關(guān)閉。具體來說，與圖1所示的現(xiàn)有的解調(diào)電路相比，在放大電路中由開關(guān)K3和K4控制，直接影響放大后包絡的幅度；信號包絡的幅度大小也直接影響著遲滯比較器的比較結(jié)果。這兩路開關(guān)的開和關(guān)就會直接影響解調(diào)電路的解調(diào)靈敏度。