命令，等)，這隨后可引起存儲(chǔ)器命令到達(dá)存儲(chǔ)器模塊106。在一些場(chǎng)景中，返回?cái)?shù)據(jù)可從存儲(chǔ)器模塊106發(fā)送至存儲(chǔ)器總線104，且隨后可返回到達(dá)存儲(chǔ)器控制器102。為了與存儲(chǔ)器總線104接合，存儲(chǔ)器控制器102可使用例如多條地址(S卩，addr)線/線路、多條命令(S卩，cmd)線/線路以及多條數(shù)據(jù)(data)線/線路連接至存儲(chǔ)器總線104，如圖1中示出的。存儲(chǔ)器控制器102、存儲(chǔ)器總線104以及存儲(chǔ)器模塊106之間的接口還可包括多條校驗(yàn)或ECC線/線路，如圖1中的“校驗(yàn)/ECC^示出的。存儲(chǔ)器控制器102可基于計(jì)算系統(tǒng)100的一些其他組件(例如，處理器108)，向存儲(chǔ)器模塊106發(fā)送存儲(chǔ)器命令，并接收來自存儲(chǔ)器模塊106的數(shù)據(jù)。應(yīng)理解，盡管圖1示出與存儲(chǔ)器控制器102接合的處理器108，但可能是至少一個(gè)組件位于處理器108和存儲(chǔ)器控制器102之間的情況。還可能是一些其他的組件(例如，處理器之外的組件)與存儲(chǔ)器控制器102接合以與存儲(chǔ)器模塊106通信的情況。
[0019]存儲(chǔ)器控制器102可為兼容的(例如，DDR兼容的)存儲(chǔ)器控制器，這意味著存儲(chǔ)器控制器102可能夠根據(jù)特定數(shù)據(jù)傳輸標(biāo)準(zhǔn)(例如，DDR)操作。因此，存儲(chǔ)器控制器102可如數(shù)據(jù)傳輸標(biāo)準(zhǔn)所規(guī)定的那樣，向存儲(chǔ)器總線104發(fā)送數(shù)據(jù)以及接收來自存儲(chǔ)器總線104的數(shù)據(jù)，該數(shù)據(jù)傳輸標(biāo)準(zhǔn)可規(guī)定像時(shí)間量(例如，可預(yù)測(cè)的已定義的且相當(dāng)快的時(shí)間段)這樣的細(xì)節(jié)，在該時(shí)間量內(nèi)，可由存儲(chǔ)器模塊106完成讀命令。存儲(chǔ)器總線104還可為兼容的(例如，DDR兼容的)，這意味著存儲(chǔ)器總線104可如數(shù)據(jù)傳輸標(biāo)準(zhǔn)所規(guī)定的那樣接收及傳送命令。在DDR數(shù)據(jù)傳輸標(biāo)準(zhǔn)的特定情況下，存儲(chǔ)器控制器102可以以可預(yù)測(cè)的速率向存儲(chǔ)器總線104發(fā)送讀命令，且存儲(chǔ)器總線104可以以可預(yù)測(cè)的速率一致地向存儲(chǔ)器模塊106發(fā)送讀命令。存儲(chǔ)器控制器102可期望在可預(yù)測(cè)的已定義的時(shí)間量之后，響應(yīng)于這些讀命令來接收返回?cái)?shù)據(jù)。如果這樣的返回?cái)?shù)據(jù)不能如期望的那樣返回，存儲(chǔ)器控制器102可能不得不重試讀命令，例如，由于DDR標(biāo)準(zhǔn)可能不支持為了讀返回?cái)?shù)據(jù)等待更長。
[0020]存儲(chǔ)器模塊106可為包括存儲(chǔ)器電路和/或存儲(chǔ)器技術(shù)(例如，DRAM電路)或與存儲(chǔ)器電路和/或存儲(chǔ)器技術(shù)(例如，DRAM電路)接合的任何類型的存儲(chǔ)器模塊(例如，DMM)。存儲(chǔ)器模塊106可為例如插入計(jì)算系統(tǒng)100的母板中或連接至計(jì)算系統(tǒng)100的母板的印刷電路板。存儲(chǔ)器模塊106可接收來自存儲(chǔ)器總線104的命令(例如，讀命令)。為了與存儲(chǔ)器總線104接合，存儲(chǔ)器模塊106可例如使用多條地址(即，addr)線/線路、多條命令(即，cmd)線/線路、多條數(shù)據(jù)線/線路和多條校驗(yàn)或ECC線/線路，而連接至存儲(chǔ)器總線104，如圖1所示。存儲(chǔ)器模塊106可能能夠以兼容的方式(例如，以數(shù)據(jù)傳輸標(biāo)準(zhǔn)所規(guī)定的速率)接收來自存儲(chǔ)器總線104的命令。存儲(chǔ)器模塊106可在數(shù)據(jù)傳輸標(biāo)準(zhǔn)所限定的時(shí)間段中完成這樣的所接收的命令，或其可開始對(duì)該命令起作用，且同時(shí)，可向存儲(chǔ)器控制器(或操作系統(tǒng))發(fā)送不能及時(shí)完成該命令的信號(hào)，這可觸發(fā)命令的重試。在一些示例中，在應(yīng)答控制模塊120是(例如，如下面更詳細(xì)描述的)獨(dú)立于存儲(chǔ)器模塊106的計(jì)算機(jī)組件的情況下，應(yīng)答控制模塊120可具有與存儲(chǔ)器總線104接合的addr、cmd、數(shù)據(jù)、校驗(yàn)/ECC線/線路，且存儲(chǔ)器模塊106可具有與應(yīng)答控制模塊120接合的接頭。
[0021]存儲(chǔ)器模塊106可包括至少一個(gè)兼容的存儲(chǔ)器電路或技術(shù)(例如，DDR存儲(chǔ)器電路/技術(shù)112)，或可與至少一個(gè)兼容的存儲(chǔ)器電路或技術(shù)(例如，DDR存儲(chǔ)器電路/技術(shù)112)接合。存儲(chǔ)器模塊106可包括至少一個(gè)不兼容的存儲(chǔ)器電路或技術(shù)(例如，非DDR存儲(chǔ)器電路/技術(shù)114)，或可與至少一個(gè)不兼容的存儲(chǔ)器電路或技術(shù)(例如，非DDR存儲(chǔ)器電路/技術(shù)114)接合。在一些示例中，存儲(chǔ)器模塊106可包括至少一個(gè)兼容的存儲(chǔ)器電路/技術(shù)(例如，112)以及至少一個(gè)不兼容的存儲(chǔ)器電路/技術(shù)(例如，114)，或與至少一個(gè)兼容的存儲(chǔ)器電路/技術(shù)(例如，112)以及至少一個(gè)不兼容的存儲(chǔ)器電路/技術(shù)(例如，114)接合。在一些示例中，存儲(chǔ)器模塊106可僅包括至少一個(gè)不兼容的存儲(chǔ)器電路/技術(shù)(例如，114)，或可與至少一個(gè)不兼容的存儲(chǔ)器電路/技術(shù)(例如，114)接合。在這樣的示例中，存儲(chǔ)器模塊106可不包括兼容的存儲(chǔ)器電路/技術(shù)(例如，112)或不與兼容的存儲(chǔ)器電路/技術(shù)(例如，112)接合，且可執(zhí)行相關(guān)的組件和/或模塊(例如，模塊130)。
[0022]存儲(chǔ)器模塊106可包括應(yīng)答控制模塊120。在一些情況下，應(yīng)答控制模塊120可稱作應(yīng)答控制電路。如圖1中能夠看見的，應(yīng)答控制模塊120位于兼容的存儲(chǔ)器控制器102和不兼容的存儲(chǔ)器電路/技術(shù)(例如，114)之間。應(yīng)答控制模塊120可允許不兼容的(例如，非易失性)存儲(chǔ)器技術(shù)(例如，114)與兼容的(例如，DDR兼容的)存儲(chǔ)器總線(例如，104)以及兼容的存儲(chǔ)器控制器(例如，102)接合。應(yīng)答控制模塊120可被實(shí)施為電子電路(S卩，電路)。在一些示例中，模塊120可僅被實(shí)施為硬件(例如，靜態(tài)電路)。在其他示例中，模塊120可被實(shí)施為能夠被編程或被配置的電路(例如，固件)、或能夠讀和執(zhí)行指令的電路(例如，具有用于執(zhí)行機(jī)器可讀存儲(chǔ)介質(zhì)上的指令和/或軟件的微處理器的電路)。在一個(gè)特定的示例中，應(yīng)答控制模塊120可為專用集成電路(ASIC)，且可附接至或安裝在存儲(chǔ)器模塊106上。在其他示例中，模塊120可為獨(dú)立于存儲(chǔ)器模塊106的計(jì)算機(jī)組件。例如，模塊120可插入計(jì)算設(shè)備100的母板中或連接至計(jì)算設(shè)備100的母板，以與存儲(chǔ)器總線104接合，且隨后，存儲(chǔ)器模塊106可插入模塊120中或連接至模塊120。
[0023 ] 應(yīng)答控制模塊120可包括多個(gè)模塊，例如，模塊122、124、126、130以及132。如上所述的，這些模塊中的每個(gè)可為電子電路(例如，硬件和/或固件)，和/或這些模塊中的每個(gè)可為可由應(yīng)答控制模塊120的微處理器執(zhí)行的機(jī)器可讀存儲(chǔ)介質(zhì)上的指令。關(guān)于所描述的以及本文示出的模塊，應(yīng)理解，在可替代的實(shí)施例中，一個(gè)模塊中包括的可執(zhí)行指令和/或電子電路中的部分或全部可包括在各圖中示出的不同的模塊中，或包括在未示出的不同模塊中。所示出的模塊中的每個(gè)可或不可存在于各種示例中，且在一些示例中可存在附加模塊。
[0024]兼容的總線接口模塊122可根據(jù)特定數(shù)據(jù)傳輸標(biāo)準(zhǔn)(例如，DDR)(例如，經(jīng)由存儲(chǔ)器模塊106)與存儲(chǔ)器總線104通信。例如，兼容的總線接口模塊122可以能夠以可預(yù)測(cè)的已定義的且相當(dāng)快的速率接收來自存儲(chǔ)器總線104的讀命令。如果數(shù)據(jù)準(zhǔn)備好，則兼容的總線接口模塊122還可響應(yīng)于讀命令，在可預(yù)測(cè)的已定義的且相當(dāng)快的時(shí)間段內(nèi)向存儲(chǔ)器控制器102返回?cái)?shù)據(jù)(例如，稱作“返回?cái)?shù)據(jù)”)。讀命令可旨在從至少一個(gè)兼容的存儲(chǔ)器電路/技術(shù)(例如，112)和/或至少一個(gè)不兼容的存儲(chǔ)器電路/技術(shù)(例如，114)讀數(shù)據(jù)。兼容的總線接口模塊122還可根據(jù)特定數(shù)據(jù)傳輸標(biāo)準(zhǔn)接收寫命令及其他類型的命令。如圖1中示出的，兼容的總線接口模塊122可具有與存儲(chǔ)器總線104接合的多個(gè)接頭，例如，多條addr、cmd、數(shù)據(jù)以及校驗(yàn)/ECC線/線路。兼容的總線接口模塊122可向解碼器模塊124饋送命令(例如，讀和/或?qū)懨?。兼容的總線接口模塊122還可接收來自解碼器模塊124或應(yīng)答控制模塊120的其他模塊的返回?cái)?shù)據(jù)。
[0025]解碼器模塊124可接收來自兼容的總線接口模塊122的命令。解碼器模塊124可向應(yīng)答控制模塊120的各個(gè)模塊路由命令和/或來自命令的各種字段。例如，解碼器模塊124可基于命令的地址(即，addr)字段確定向哪路由特定的命令(或字段)。在這方面，應(yīng)答控制模塊120的各個(gè)模塊可各自與特定的“地址空間”相關(guān)聯(lián)。作為一個(gè)特定的示例，各種地址可與不兼容的存儲(chǔ)器電路/技術(shù)(例如，114)相關(guān)聯(lián)，且解碼器模塊124可向不兼容的存儲(chǔ)器接口模塊132路由指向這些地址的命令，不兼容的存儲(chǔ)器接口模塊132隨后可向存儲(chǔ)器模塊106上的(或與存儲(chǔ)器模塊106接合的)非DDR存儲(chǔ)器電路/技術(shù)(例如，114)路由命令。類似地，各種地址可與兼容的存儲(chǔ)器電路/技術(shù)(例如，112)相關(guān)聯(lián)。因此，當(dāng)解碼器模塊124接收來自兼容的總線接口模塊122的命令時(shí)，模塊124可分析該命令(例如，addr字段)，且可適當(dāng)?shù)芈酚擅睢?br>[0026]在一些實(shí)例中，解碼器模塊124可向各種模塊路由少于全部命令(例如，少于命令的所有字段)。例如，如果解碼器模塊接收用于讀存儲(chǔ)器電路/技術(shù)或寄存器的讀命令，則模塊124可僅向存儲(chǔ)器電路/技術(shù)或寄存器路由addr和cmd字段。在一些實(shí)例中，解碼器模塊124可通過某些位、線、線路或命令的字段而不修改。例如，如果解碼器模塊接收寫命令，則例如由于可能不需要數(shù)據(jù)線/線路來對(duì)進(jìn)入的命令解碼，因此(例如，從模塊122)進(jìn)入解碼器模塊124的數(shù)據(jù)線路可穿過寫緩存器。解碼器模塊124可接收來自應(yīng)答控制模塊120的各個(gè)模塊(例如，模塊126)的返回?cái)?shù)據(jù)。解碼器模塊124還可例如經(jīng)由接口模塊130、132接收來自至少一個(gè)存儲(chǔ)器電路/技術(shù)(例如，112和/或114)的返回?cái)?shù)據(jù)。圖1可主要關(guān)注于向存儲(chǔ)器電路/技術(shù)(例如，112、114)發(fā)布讀(以及從存儲(chǔ)器電路/技術(shù)返回?cái)?shù)據(jù))的功能方面。圖3可關(guān)注于例如發(fā)布寫的其它功能方面。
[0027]接口模塊130和132可接收命令(例如，讀命令和/或?qū)懨?或命令的特定字段，且可向它們對(duì)應(yīng)的存儲(chǔ)器電路/技術(shù)(例如，112、124)傳送命令或命令的特定字段。接口模塊130和13 2還可接收來自其對(duì)應(yīng)的存儲(chǔ)器電路/技術(shù)的返回?cái)?shù)據(jù)，且可向應(yīng)答控制模塊120的至少一個(gè)模塊(例如，應(yīng)答器模塊126)傳送這樣的數(shù)據(jù)。存儲(chǔ)器電路/技術(shù)(例如，112、114)中的每個(gè)可安裝在存儲(chǔ)器模塊106上，或可在存儲(chǔ)器模塊106外部。如果存儲(chǔ)器電路/技術(shù)在存儲(chǔ)器模塊106外部，則對(duì)應(yīng)的存儲(chǔ)器接口模塊(例如，130、132)可經(jīng)由端口、連接器、線組等，連接至外部存儲(chǔ)器電路/技術(shù)。
[0028]應(yīng)答器模塊126可例如從解碼器模塊124接收或訪問指向不兼容的存儲(chǔ)器電路或技術(shù)(例如，114)的命令。應(yīng)答器模塊124可確定一時(shí)間量，在該時(shí)間量內(nèi)，根據(jù)數(shù)據(jù)傳輸標(biāo)準(zhǔn)(例如，DDR)應(yīng)完成(例如，被接收或訪問的特定類型的)命令。應(yīng)答器模塊124可分析從模塊124接收的或可訪問的命令，且可確定不兼容的存儲(chǔ)器電路是否在該時(shí)間量內(nèi)完成(例如，讀的情況下)或?qū)⒖赡芡瓿?例如，寫的情況下)每個(gè)命令。如果不兼容的存儲(chǔ)器電路在該時(shí)間量內(nèi)完成或?qū)⒖赡芡瓿擅?，?yīng)答器模塊124可允許關(guān)于完成的命令應(yīng)答(例如，在讀的情況下)，或可不做任何事(例如，寫的情