的輸出端創(chuàng)建連線，生成第三下降沿觸發(fā)時鐘。
[0056]步驟S102.從待加固寄存器集合中提取1個待加固寄存器，并將待加固寄存器進行復(fù)制獲取多個寄存器。
[0057]步驟S103.將待加固寄存器的輸入信號端以及復(fù)位信號端分別連接到每一寄存器的數(shù)據(jù)輸入端以及復(fù)位端，并將底層時鐘線的時鐘端分別連接到待加固寄存器的時鐘端和每一寄存器的時鐘端。
[0058]具體的，步驟S103中將底層時鐘線的時鐘端分別連接到待加固寄存器的時鐘端和每一寄存器的時鐘端的步驟具體為:
[0059]當(dāng)待加固寄存器為上升沿觸發(fā)寄存器時，將頂層時鐘線連接到第1個寄存器的時鐘端，將第二上升沿觸發(fā)時鐘連接到第2個寄存器的時鐘端，將第三上升沿觸發(fā)時鐘連接到第3個寄存器的時鐘端；
[0060]當(dāng)待加固寄存器為下降沿觸發(fā)寄存器時，將第一下降沿觸發(fā)時鐘連接到待加固寄存器的時鐘端，將第二下降沿觸發(fā)時鐘連接到第2個寄存器的時鐘端，將第三下降沿觸發(fā)時鐘連接到第3個寄存器的時鐘端；
[0061]其中，寄存器的數(shù)量為3個。
[0062]步驟S104.調(diào)用標(biāo)準(zhǔn)單元庫中的表決器，將每一寄存器的數(shù)據(jù)輸出端連接到表決器的數(shù)據(jù)輸入端，并將待加固寄存器的數(shù)據(jù)輸出端連接到表決器的數(shù)據(jù)輸出端；
[0063]步驟S105.刪除待加固寄存器，并返回執(zhí)行步驟S102并依次加固所述待加固寄存器集合中的其他待加固寄存器。
[0064]本發(fā)明提供一種抗輻照電路的加固方法，使抗輻照電路加固設(shè)計更加省時，風(fēng)險更小，不僅能自動創(chuàng)建并連接時鐘樹，而且能準(zhǔn)確分辨出上升沿觸發(fā)寄存器和下降沿觸發(fā)寄存器，使之連接到對應(yīng)的時鐘線，同時對需要加固的寄存器進行抗輻照加固，實現(xiàn)設(shè)計者所需要的結(jié)構(gòu)。
[0065]以下詳細介紹本發(fā)明提出的集成電路抗輻照加固設(shè)計方法:
[0066]如圖2所示，綜合后的時鐘樹結(jié)構(gòu)就是從輸入端口連接到底層模塊，讀入為設(shè)計進行抗輻照加固的腳本后，工具按照腳本命令在頂層找出時鐘線并開始創(chuàng)建時鐘樹。
[0067]如圖3所示，從標(biāo)準(zhǔn)單元庫調(diào)用一個第一緩沖器，命名為BUF1，將時鐘線CLK連接到第一緩沖器BUF1的輸入端A，創(chuàng)建上升沿觸發(fā)寄存器的時鐘第二上升沿觸發(fā)時鐘CLK_PDG_2并連接到第一緩沖器BUF1的輸出端Z。
[0068]如圖4所示，從標(biāo)準(zhǔn)單元庫調(diào)用2個緩沖器，分別命名為第二緩沖器BUF2和第三緩沖器BUF3，將時鐘線連接到第二緩沖器BUF2的輸入端A，將第二緩沖器BUF2的輸出端Z連接到第三緩沖器BUF3的輸入端A，以創(chuàng)建上升沿觸發(fā)寄存器的時鐘第三上升沿觸發(fā)時鐘CLK_PDG_3連接到BUF3的輸出端Z。
[0069]如圖5所示，從標(biāo)準(zhǔn)單元庫調(diào)用一個反相器，命名為第一反相器INV1，將時鐘線連接到第一反相器INV1的輸入端A，創(chuàng)建下降沿觸發(fā)寄存器的時鐘第一下降沿觸發(fā)時鐘CLK_NDG_1連接到第一反相器INV1的輸出端ZN。
[0070]如圖6所示，從標(biāo)準(zhǔn)單元庫調(diào)用一個反相器，命名為第二反相器INV2，調(diào)用一個第四緩沖器BUF4，將時鐘線連接到第二反相器INV2的輸入端A，將第二反相器INV2的輸出端ZN連接到第四緩沖器BUF4的輸入端A，創(chuàng)建下降沿觸發(fā)寄存器的時鐘第二下降沿觸發(fā)時鐘CLK_NDG_2連接到第四緩沖器BUF4的輸出端Z。
[0071]如圖7所示，從標(biāo)準(zhǔn)單元庫調(diào)用一個反相器，命名為第三反相器INV3，調(diào)用2個緩沖器分別命名為第五緩沖器BUF5和第六緩沖器BUF6，將時鐘線連接到第三反相器INV3的輸入端A，將第三反相器INV3的輸出端ZN連接到第五緩沖器BUF5的輸入端A，再將第五緩沖器BUF5的輸出端Z連接到第六緩沖器BUF6的輸入端A，創(chuàng)建下降沿觸發(fā)寄存器的時鐘第三下降沿觸發(fā)時鐘CLK_NDG_3連接到第六緩沖器BUF6的輸出端ZN;
[0072]如圖8所示，在底層各個模塊根據(jù)寄存器觸發(fā)類型創(chuàng)建時鐘端口與時鐘線，與頂層對應(yīng)時鐘樹相連接，創(chuàng)建時鐘樹，創(chuàng)建時鐘樹完畢，下一步開始對設(shè)計中的寄存器進行加固。腳本里的命令引導(dǎo)工具分別生成需要加固的上升沿觸發(fā)寄存器與下降沿觸發(fā)寄存器的集合，下面以模塊M0DULE_A*的寄存器為示例。
[0073]如圖9所示為未加固前寄存器的結(jié)構(gòu)。
[0074]如圖10所示，復(fù)制待加固寄存器REG三次獲取第一寄存器REG_INST1、第二寄存器REG_INST2以及第三寄存器REG_INST3。
[0075]如圖11所示，將待加固寄存器的數(shù)據(jù)輸入信號與復(fù)位信號連接到第一寄存器REG_INST1、第二寄存器REG_INST2以及第三寄存器REG_INST3的數(shù)據(jù)輸入端與復(fù)位端。
[0076]如圖12所示，如果此寄存器為上升沿觸發(fā)寄存器，將時鐘先CLK連接到第一寄存器REG_INST1的時鐘端，將第二上升沿觸發(fā)時鐘CLK_PDG_2連接到第二寄存器REG_INST2的時鐘端，將第三上升沿觸發(fā)時鐘CLK_PDG_3連接到第三寄存器REG_INST3的時鐘端；如果此寄存器為下降沿觸發(fā)寄存器，將第一下降沿觸發(fā)時鐘CLK_NDG_1連接到第一寄存器REG_INST1的時鐘端，將第二下降沿觸發(fā)時鐘CLK_NDG_2連接到第二寄存器REG_INST2的時鐘端，將第三下降沿觸發(fā)時鐘CLK_NDG_3連接到第三寄存器REG_INST3的時鐘端。
[0077]如圖13所示，從標(biāo)準(zhǔn)單元庫調(diào)用一個表決器，命名為表決器REG_V0TER，將第一寄存器REG_INST1、第二寄存器REG_INST2以及第三寄存器REG_INST3的輸出端Q依次連接到表決器1^6_￥(/^1?的三個輸入端0爪1、01吧、01似，再將待加固寄存器1^6的輸出端0連接到表決器REG_VOTER的輸出端DOUT。
[0078]如圖14所示，刪除加固寄存器REG、未使用的模塊端口以及內(nèi)部連線，得到抗輻照加固結(jié)構(gòu)，并依次加固寄存器集合中的其他寄存器。
[0079]以上內(nèi)容是結(jié)合具體的優(yōu)選實施方式對本發(fā)明所作的進一步詳細說明，不能認(rèn)定本發(fā)明的具體實施只局限于這些說明。對于本發(fā)明所屬技術(shù)領(lǐng)域的普通技術(shù)人員來說，在不脫離本發(fā)明構(gòu)思的前提下做出若干等同替代或明顯變型，而且性能或用途相同，都應(yīng)當(dāng)視為屬于本發(fā)明由所提交的權(quán)利要求書確定的專利保護范圍。
【主權(quán)項】
1.一種抗輻照電路的加固方法，其特征在于，所述加固方法包括以下步驟: A.獲取頂層時鐘線，根據(jù)寄存器觸發(fā)類型在底層創(chuàng)建與所述頂層時鐘線相連的多條底層時鐘線，并生成待加固寄存器集合； B.從所述待加固寄存器集合中提取1個待加固寄存器，并將所述待加固寄存器進行復(fù)制獲取多個寄存器； C.將所述待加固寄存器的輸入信號端以及復(fù)位信號端分別連接到每一寄存器的數(shù)據(jù)輸入端以及復(fù)位端，并將所述底層時鐘線的時鐘端分別連接到所述待加固寄存器的時鐘端和每一寄存器的時鐘端； D.調(diào)用標(biāo)準(zhǔn)單元庫中的表決器，將每一寄存器的數(shù)據(jù)輸出端連接到所述表決器的數(shù)據(jù)輸入端，并將所述待加固寄存器的數(shù)據(jù)輸出端連接到所述表決器的數(shù)據(jù)輸出端； E.刪除所述待加固寄存器，返回執(zhí)行步驟B并依次加固所述待加固寄存器集合中的其他待加固寄存器。2.如權(quán)利要求1所述的加固方法，其特征在于，所述步驟A中所述根據(jù)寄存器觸發(fā)類型在底層創(chuàng)建與所述頂層時鐘線相連的多條底層時鐘線的步驟具體為: 調(diào)用標(biāo)準(zhǔn)單元庫中的緩沖器和反相器，并根據(jù)所述緩沖器和所述反相器生成上升沿觸發(fā)時鐘和下降沿觸發(fā)時鐘。3.如權(quán)利要求1所述的加固方法，其特征在于，所述步驟A中所述根據(jù)寄存器器觸發(fā)類型在底層創(chuàng)建與所述頂層時鐘線相連的底層時鐘線以形成時鐘樹的步驟具體為: 調(diào)用標(biāo)準(zhǔn)單元庫里的第一緩沖器，將所述頂層時鐘線連到所述第一緩沖器的輸入端，并在所述第一緩沖器的輸出創(chuàng)建連線，生成第二上升沿觸發(fā)時鐘； 調(diào)用標(biāo)準(zhǔn)單元庫里的第二緩沖器和第三緩沖器，將所述頂層時鐘線連到所述第二緩沖器的輸入端，并將第二緩沖器的輸出端連到所述第三緩沖器的輸入端，并在所述第三緩沖器的輸出端創(chuàng)建連線，生成第三上升沿觸發(fā)時鐘； 調(diào)用標(biāo)準(zhǔn)單元庫里的第一反相器，將所述頂層時鐘線連接到所述第一反相器的輸入端，并在反相器的輸出端創(chuàng)建連線，生成第一下降沿觸發(fā)時鐘； 調(diào)用標(biāo)準(zhǔn)單元庫里的第二反相器和第四緩沖器，將所述頂層時鐘線連接到所述第二反相器的輸入端，并將所述第二反相器的輸出端連接到所述第四緩沖器的輸入端，并在所述第四緩沖器的輸出端創(chuàng)建連線，生成第二下降沿觸發(fā)時鐘； 調(diào)用標(biāo)準(zhǔn)單元庫里的第三反相器、第五緩沖器以及第六緩沖器，將所述頂層時鐘線連接到所述第三反相器的輸入端，并將所述第三反相器的輸出端連接到所述第五緩沖器的輸入端，并將所述第五緩沖器的輸出端連接到所述第六緩沖器的輸入端，并在第六緩沖器的輸出端創(chuàng)建連線，生成第三下降沿觸發(fā)時鐘。4.如權(quán)利要求3所述的加固方法，其特征在于，所述步驟C中將所述底層時鐘線的時鐘端分別連接到所述待加固寄存器的時鐘端和每一寄存器的時鐘端的步驟具體為: 當(dāng)所述待加固寄存器為上升沿觸發(fā)寄存器時，將頂層時鐘線連接到第一寄存器的時鐘端，將所述第二上升沿觸發(fā)時鐘連接到第二寄存器的時鐘端，將所述第三上升沿觸發(fā)時鐘連接到第三寄存器的時鐘端； 當(dāng)所述待加固寄存器為下降沿觸發(fā)寄存器時，將所述第一下降沿觸發(fā)時鐘連接到所述待加固寄存器的時鐘端，將所述第二下降沿觸發(fā)時鐘連接到第二寄存器的時鐘端，將所述第三下降沿觸發(fā)時鐘連接到第三寄存器的時鐘端； 其中，寄存器的數(shù)量為3個。
【專利摘要】本發(fā)明涉及集成電路技術(shù)領(lǐng)域，本發(fā)明提供一種抗輻照電路的加固方法，包括以下步驟：獲取頂層時鐘線，創(chuàng)建與頂層時鐘線相連的多條底層時鐘線，并生成待加固寄存器集合；提取1個待加固寄存器，并將待加固寄存器進行復(fù)制獲取多個寄存器；調(diào)用標(biāo)準(zhǔn)單元庫中的表決器，將每一寄存器的數(shù)據(jù)輸出端連接到表決器的數(shù)據(jù)輸入端，并將待加固寄存器的數(shù)據(jù)輸出端連接到表決器的數(shù)據(jù)輸出端；刪除待加固寄存器，依次加固待加固寄存器集合中的其他待加固寄存器，該加固方法使抗輻照電路加固設(shè)計更加省時，風(fēng)險更小。
【IPC分類】G06F17/50
【公開號】CN105488259
【申請?zhí)枴緾N201510829520
【發(fā)明人】劉拴, 謝文剛, 耿超, 陳益東, 安奇
【申請人】深圳市國微電子有限公司
【公開日】2016年4月13日
【申請日】2015年11月25日