>[0110] 電容性元件C3的功能是使得能夠通過(guò)Fowler-Nordheim效應(yīng)或通過(guò)熱電子注入現(xiàn) 象而將電荷注入到電容性元件C2中。元件C3使得能夠在元件C2和C1并聯(lián)充電的情況下避免 元件C1上的應(yīng)力。元件C3的電介質(zhì)空間的厚度大于元件C1的電介質(zhì)空間的厚度，用以避免 引入寄生漏電路徑。
[0111] 節(jié)點(diǎn)F連接到具有單獨(dú)控制端的晶體管(例如，M0S晶體管150)的柵極G，該晶體管 的導(dǎo)電端子(漏極D和源極S)連接到輸出端子114和115,以測(cè)量在元件C2中含有的剩余電荷 (忽略并聯(lián)的元件C1的電容）。例如，端子115接地，而端子114連接到電流源(未示出），這實(shí) 現(xiàn)晶體管150中的漏電流1114的電流到電壓的轉(zhuǎn)換。
[0112] 晶體管150的柵極電介質(zhì)的厚度大于元件C1的電介質(zhì)的厚度，以避免在節(jié)點(diǎn)F上引 入附加泄漏。優(yōu)選地，晶體管150的柵極厚度甚至大于元件C3的電介質(zhì)的厚度，以避免引入 (將電荷注入到節(jié)點(diǎn)F中或從節(jié)點(diǎn)F中提取電荷)的寄生編程路徑。
[0113] 可以借助于比較器來(lái)簡(jiǎn)單實(shí)現(xiàn)對(duì)存儲(chǔ)電平的解釋?zhuān)灰?jié)點(diǎn)F的電荷保持充足，則 出現(xiàn)比較器的轉(zhuǎn)換。使比較器轉(zhuǎn)換的電平于是定義由元件100存儲(chǔ)的位的狀態(tài)轉(zhuǎn)換電平?？?以設(shè)想其它讀取方案，例如，在電路100直接存儲(chǔ)若干位的實(shí)施例中的多層解釋。
[0114]圖13示出晶體管150的漏電流I n4關(guān)于節(jié)點(diǎn)F處的電壓VF (相對(duì)于端子115而言）的 形狀。電壓Vf于是表示晶體管150的柵極/源極電壓。這取決于并聯(lián)的電容C1和C2兩端的剩 余電荷，因而實(shí)質(zhì)上取決于電容C2中的剩余電荷?？梢酝ㄟ^(guò)將端子112和115保持在同一電 壓(例如，地）以及通過(guò)將已知電壓施加到端子114上來(lái)對(duì)漏電流1 114進(jìn)行估計(jì)。
[0115] 圖14示出節(jié)點(diǎn)F處的電荷Qf隨時(shí)間的變化。在(編程）電源電壓停止施加到端子113 上時(shí)的時(shí)間t0，電荷Qf從初始值Q皿τ開(kāi)始，在時(shí)間11時(shí)變?yōu)榱?，具有電容性放電形狀。時(shí)間t0 和tl之間的時(shí)間間隔不僅取決于元件Cl的電介質(zhì)的泄漏能力，還取決于元件C2的值（因而 取決于存儲(chǔ)能力），這決定值Qinit。
[0116] 假設(shè)端子112和115以及電容性元件Cl的第二電極122處于參考電壓，并且端子114 被偏置為確定的電平，使得電流變化IU4僅由于節(jié)點(diǎn)F的電壓變化而產(chǎn)生，該變化于是僅取 決于時(shí)間to之后過(guò)去的時(shí)間。在所示實(shí)施例中，該結(jié)果通過(guò)在時(shí)間泄漏元件(C1)和代表剩 余電荷的元件(C2)之間執(zhí)行分離而獲得。
[0117] 通過(guò)電容性元件C3對(duì)電路100進(jìn)行編程或激活(轉(zhuǎn)換到存儲(chǔ)位的狀態(tài)1)保護(hù)了具 有較薄的氧化物厚度(電介質(zhì)）的電容性元件C1，否則該電容性元件C1具有在編程時(shí)劣化的 風(fēng)險(xiǎn)。這尤其能夠使得測(cè)量隨時(shí)間可靠并可再現(xiàn)。
[0118] 若干電容性元件C3可以并聯(lián)連接在端子113和節(jié)點(diǎn)F之間，用以加速編程時(shí)間。
[0119] 類(lèi)似地，保持時(shí)間不僅可以通過(guò)設(shè)置元件C1和C2的電介質(zhì)的厚度和/或介電常數(shù) 而且可以通過(guò)提供若干并聯(lián)的元件Cl和/或C2來(lái)調(diào)整。
[0120]圖15示出電荷保持電路100'的另一個(gè)實(shí)施例的電氣圖。
[0121 ]與圖12的實(shí)施例比較，晶體管150由具有連接到節(jié)點(diǎn)F的浮置柵極FG的晶體管160 來(lái)代替。晶體管160的控制柵極CG連接到端子116,用于控制對(duì)電路100'中的剩余電荷(進(jìn)而 是存儲(chǔ)位的狀態(tài))的讀取。晶體管160的浮置柵極FG和溝道(有源區(qū)）之間的電介質(zhì)的厚度大 于元件C1的電介質(zhì)的厚度，并且優(yōu)選大于元件C3的電介質(zhì)的厚度。
[0122] 另一個(gè)區(qū)別是用于注入或提取電荷的元件C3是浮置柵極M0S晶體管170。晶體管 170的浮置柵極141連接到節(jié)點(diǎn)F。
[0123] 在圖15的示例中，電路以其周?chē)h(huán)境的一部分示出。晶體管170的漏極142連接到 接收電源電壓Va 1 im的電流源118，其源極17 3接地。其控制柵極174接收控制信號(hào)CTRL，該控 制信號(hào)CTRL用于在需要電荷注入時(shí)使晶體管170導(dǎo)通。晶體管160的漏極(端子114)接收電 源電壓Valim，其源極通過(guò)電流源119接地(該變化與結(jié)合圖12描述的實(shí)施例相反）。電流源 119兩端的電壓V 119代表節(jié)點(diǎn)F的電壓，并用于對(duì)比較器(未示出）的輸出進(jìn)行轉(zhuǎn)換。
[0124] 圖16以電流1114關(guān)于施加到控制柵極上的電壓V116的關(guān)系圖來(lái)示出圖15的電路的 操作。為了解釋的需要，假設(shè)晶體管160的漏極端114和源極端115的電壓通過(guò)外部讀取電路 而保持恒定。浮置柵極和端子115之間的電壓降于是取決于節(jié)點(diǎn)F處存在的電荷、節(jié)點(diǎn)F和 112(實(shí)質(zhì)上是電容C1和C2)之間的總電容以及施加到晶體管160的控制柵極116上的電壓。 在圖16中，示出了三條曲線a、b和c。曲線a示出節(jié)點(diǎn)F被完全放電的情況。曲線b示出節(jié)點(diǎn)F存 在正電荷（電子提取)的情況。晶體管160的閾值于是降低。曲線c示出節(jié)點(diǎn)F存在負(fù)電荷（電 子注入)的情況，這樣產(chǎn)生用于M0S晶體管160的更大的閾值。
[0125]根據(jù)應(yīng)用，電荷可以被注入到節(jié)點(diǎn)F中或從節(jié)點(diǎn)F中提取，用以將晶體管160的特性 從曲線a變到曲線b和曲線c之一。一旦與編程電壓隔離，電容C1的泄漏使得能夠隨時(shí)間返回 曲線a。針對(duì)零電壓V116測(cè)量電流Im(進(jìn)而是測(cè)量電壓V 119)使得能夠當(dāng)電流Im變?yōu)榱銜r(shí)檢 測(cè)出時(shí)間已到期(將所述位重置為零）。
[0126] 之后米取通過(guò)?〇￥161-1'1(^(1116；[1]1效應(yīng)實(shí)現(xiàn)電子提取(在端子113上施加相對(duì)于端子 112為正的激活或編程電壓）。但是，例如借助于將合適的電壓施加到端子142、173和174之 間、通過(guò)所謂的熱載流子現(xiàn)象，操作（其在下面進(jìn)行描述)容易地轉(zhuǎn)變成節(jié)點(diǎn)F處的電子注 入。
[0127] 只要在剩余電荷與存儲(chǔ)位的狀態(tài)解釋之間具有可采用的參考，在編程及讀取中可 以使用不同的電壓。
[0128] 根據(jù)特定實(shí)施例，電荷保持電路由以下值形成：
[0129] 電容C1:大約2fF，電介質(zhì)厚度:大約40 A;
[0130] 電容C2:大約20fF，電介質(zhì)厚度:大約160 A;
[0131 ]電容C3:大約IfF，電介質(zhì)厚度:大約go人；
[0132] 這樣的電路可以通過(guò)施加大約12伏特的電壓來(lái)初始化，并在大約一周之后被放 電。這當(dāng)然只是一個(gè)示例，電介質(zhì)厚度以及若干元件C1或C2可能的平行關(guān)聯(lián)決定了電荷保 持時(shí)間。
[0133] 圖 17八、178、17(：、18八、188、18(：、19八、198、19(：、2(^、208、20(：、21八、218和21(：以集成 結(jié)構(gòu)(從EEPROM架構(gòu)導(dǎo)出)示出了根據(jù)圖15的實(shí)施例的電路100 '的實(shí)施例。
[0134] 圖174、184、19六、2(^和214分別是電子電荷保持電路及其元件02、170、(：1和160的 簡(jiǎn)化的俯視圖。圖17B是沿圖17A中的線AA'的橫截面圖。圖18B、19B、20B和21B分別是沿圖 18八、19六、2(^、2^中的線88'的橫截面。圖17(：、18(：、19(：、20(：和21(：是電子電荷保持電路及其 元件C2、170、C1和160的各等效電氣圖。
[0135] 在所描述的實(shí)施例中，假設(shè)在P型硅襯底180中形成N溝道晶體管（圖17B)。當(dāng)然相 反的情況也是可以的。
[0136] 每個(gè)元件或單元C2、170、C1和160從與用以例如從EEPROM單元陣列網(wǎng)絡(luò)中選擇電 子電荷保持電路的單柵選擇晶體管T2、T3、T1或T4串聯(lián)連接的浮置柵極晶體管獲得。
[0137]形成元件C2、170、C1和160的不同晶體管的浮置柵極互連(導(dǎo)線184)以形成浮置節(jié) 點(diǎn)F。它們的控制柵極共同連接到施加讀取控制信號(hào)CG的導(dǎo)線185。它們各自的源極SC2、S7、 SCI和S6互連到端子112(地），并且它們各自的漏極DC2、D7、DC1和D6連接到選擇晶體管T2、 T3、T1和T4的相應(yīng)源極。
[0138] 晶體管Τ1到Τ4的柵極共同連接到施加電路選擇信號(hào)SEL的導(dǎo)線186。它們各自的漏 極D1到D4連接到單獨(dú)可控的位線BL1到BL4。圖17C中位線的順序被任意示出為BL2、BL3、BL1 和BL4,而不同元件C2、170、C1和160的順序以及按水平行方向（以圖中的取向）是無(wú)關(guān)緊要 的。
[0139] 在該實(shí)施例中，假設(shè)通過(guò)絕緣區(qū)181在線方向上彼此分離N型源極和漏極區(qū)（圖 17B)。浮置柵極形成在通過(guò)絕緣層182與有源區(qū)分離的第一導(dǎo)電層Ml中，控制柵極形成在通 過(guò)第三絕緣層183與第一導(dǎo)電層分離的第二導(dǎo)電層M2中。選擇晶體管的柵極例如在層M2中。 選擇晶體管的柵極例如形成在第二導(dǎo)電層M2中。
[0140]與普通EEPROM單元網(wǎng)絡(luò)的不同之處在于，浮置柵極通過(guò)四個(gè)晶體管的組進(jìn)行互連 以形成浮置節(jié)點(diǎn)F。另一個(gè)不同之處在于，形成不同的電路元件的浮置柵極晶體管在它們的 隧道窗口（channel window)的厚度和/或它們的漏極和源極連接上彼此不同。
[0141] 圖18A-18C示出存儲(chǔ)電容C2的構(gòu)成。相應(yīng)的浮置柵極晶體管的漏極DC2和源極SC2 (通過(guò)將N+型注入擴(kuò)展到整個(gè)有源區(qū)）被短