內(nèi)部結(jié)構(gòu)框圖；
[0046]圖3為本發(fā)明實(shí)施例中微處理器功能驗(yàn)證方法的流程圖。
【具體實(shí)施方式】
[0047]為使本發(fā)明實(shí)施例的目的、技術(shù)方案和優(yōu)點(diǎn)更加清楚，下面將結(jié)合本發(fā)明實(shí)施例中的附圖，對(duì)本發(fā)明實(shí)施例中的技術(shù)方案進(jìn)行清楚、完整地描述，顯然，所描述的實(shí)施例是本發(fā)明一部分實(shí)施例，而不是全部的實(shí)施例?；诒景l(fā)明中的實(shí)施例，本領(lǐng)域普通技術(shù)人員在沒(méi)有作出創(chuàng)造性勞動(dòng)前提下所獲得的所有其他實(shí)施例，都屬于本發(fā)明保護(hù)的范圍。
[0048]參考圖1所示，本發(fā)明實(shí)施例提供的一種微處理器功能驗(yàn)證設(shè)備，包括:指令集仿真器(ISS, Instruct1n Set Simulator)I，比較器2，監(jiān)視器3，輸入接口4，RTL(RegisterTransfer Level，寄存器傳輸級(jí))模型5。
[0049]指令集仿真器I，用于執(zhí)行測(cè)試程序產(chǎn)生一個(gè)包含多組參考數(shù)據(jù)的階段性參考數(shù)據(jù)文件。其中，測(cè)試程序從外部輸入。更具體來(lái)講，從外部輸入的測(cè)試程序?yàn)榭梢詾橛蓞R編指令流組成的匯編文件，指令集仿真器I執(zhí)行該匯編文件產(chǎn)生該階段性參考數(shù)據(jù)文件。該階段性參考數(shù)據(jù)文件將作為比較器2的一個(gè)輸入會(huì)加載到比較器2中存儲(chǔ)。
[0050]比較器2，用于指令集仿真器I中讀取階段性參考數(shù)據(jù)文件。階段性參考數(shù)據(jù)文件的階段性是指在每次輸出階段性參考數(shù)據(jù)文件中的一組參考數(shù)據(jù)，這樣做的目的是節(jié)省比較器2做階段性檢查時(shí)耗費(fèi)的仿真時(shí)間。具體來(lái)講，比較器2按照是否包含指定格式對(duì)階段性參考數(shù)據(jù)文件進(jìn)行劃分成多組參考數(shù)據(jù)，其中，指定格式包括表征是否需要比較器2進(jìn)行比較的比較標(biāo)識(shí)，在具體實(shí)施過(guò)程中，指定格式還包括分屬不同類(lèi)寄存器的值等。
[005?] 輸入接口 4接入到待驗(yàn)證設(shè)計(jì)6 (英文縮寫(xiě):DUV，英文全稱(chēng):des ign underverificat1n)，用于加載由匯編指令流組成的匯編文件到待驗(yàn)證設(shè)計(jì)6的存儲(chǔ)單元。
[0052]監(jiān)視器3接入到待驗(yàn)證設(shè)計(jì)6，用于捕捉待驗(yàn)證設(shè)計(jì)6仿真中的待驗(yàn)證信號(hào)輸出給比較器2，比較器2接入到監(jiān)視器3，監(jiān)視器3輸出的待驗(yàn)證信號(hào)作為比較器2的另一個(gè)輸入。
[0053]比較器2，還用于將讀取的階段性參考數(shù)據(jù)文件與待驗(yàn)證信號(hào)進(jìn)行對(duì)比是否一致。每個(gè)階段讀取階段性參考數(shù)據(jù)文件的一組參考數(shù)據(jù)。
[0054]RTL模型5接入到待驗(yàn)證設(shè)計(jì)6，用于逐周期從待驗(yàn)證設(shè)計(jì)6讀取待驗(yàn)證設(shè)計(jì)6的部分內(nèi)部信號(hào)，以進(jìn)行裁決待驗(yàn)證設(shè)計(jì)6的行為是否與RTL模型5的行為一致。具體的，RTL模型5每個(gè)仿真周期所讀取的部分內(nèi)部信號(hào)包括取指令信號(hào)、讀寫(xiě)寄存器堆信號(hào)、旁路寄存器信號(hào)等。
[0055]具體的，參考圖2所示，RTL模型5包括:指令分發(fā)單元51，執(zhí)行單元52，寫(xiě)回單元53，異常產(chǎn)生單元54，程序計(jì)數(shù)產(chǎn)生單元55，旁路模型單元56，寄存器-存儲(chǔ)器模型單元57，裁決單元58 ο
[0056]指令分發(fā)單元51，用于將部分內(nèi)部信號(hào)中與指令讀取相關(guān)的信號(hào)處理成歸類(lèi)指令碼輸出到執(zhí)行單元52。寄存器-存儲(chǔ)器模型單元57，用于基于寫(xiě)回信息模擬待驗(yàn)證設(shè)計(jì)6的寫(xiě)回功能，將寫(xiě)寄存器的流水級(jí)信息輸出到寄存器旁路模型單元56，并將寫(xiě)寄存器的值或?qū)懘鎯?chǔ)器的值輸出到執(zhí)行單元52。寄存器旁路模型單元56，用于讀取寫(xiě)讀寄存器的值按照流水級(jí)的約束輸出到執(zhí)行單元52;執(zhí)行單元52，用于模擬待驗(yàn)證設(shè)計(jì)6的指令執(zhí)行過(guò)程，將指令執(zhí)行結(jié)果輸出到寫(xiě)回單元53、異常產(chǎn)生單元54和程序計(jì)數(shù)產(chǎn)生單元55。寫(xiě)回單元53，用于基于寫(xiě)寄存器的值或?qū)懘鎯?chǔ)器的值，輸出當(dāng)前周期所需的寫(xiě)回信息到寄存器-存儲(chǔ)器模型單元57和裁決單元58;異常產(chǎn)生單元54，用于根據(jù)指令執(zhí)行結(jié)果判斷當(dāng)前是否應(yīng)該產(chǎn)生異常，并將異常判斷結(jié)果輸出到裁決單元58;程序計(jì)數(shù)產(chǎn)生單元55，用于根據(jù)指令執(zhí)行結(jié)果判斷當(dāng)前是否有跳轉(zhuǎn)發(fā)生，并將跳轉(zhuǎn)判斷結(jié)果輸出到裁決單元58;裁決單元58，用于將寫(xiě)回信息、異常判斷結(jié)果、跳轉(zhuǎn)判斷結(jié)果與部分內(nèi)部信號(hào)對(duì)比，從而裁決待驗(yàn)證設(shè)計(jì)6的行為是否與RTL模型5的行為一致。
[0057]基于同一發(fā)明構(gòu)思，本發(fā)明實(shí)施例提供一種微處理器功能驗(yàn)證方法，應(yīng)用于前述實(shí)施例以及圖1、圖2所示的微處理器功能驗(yàn)證設(shè)備中，結(jié)合參考圖1、圖2和圖3所示，該微處理器功能驗(yàn)證方法包括如下步驟:
[0058]S1、通過(guò)指令集仿真器I執(zhí)行測(cè)試程序產(chǎn)生階段性參考數(shù)據(jù)文件。
[0059]具體的，在開(kāi)啟仿真之前，指令集仿真器I首先執(zhí)行為匯編指令流的測(cè)試程序來(lái)產(chǎn)生階段性參考數(shù)據(jù)文件。該文件將作為比較器2的輸入加載到比較器2中存儲(chǔ)。階段性是指在執(zhí)行一段指令后才輸出一組參考數(shù)據(jù)，每組數(shù)據(jù)中包含是否需要比較器2進(jìn)行比較的比較標(biāo)識(shí)。
[0060]在具體實(shí)施過(guò)程中，將階段性參考數(shù)據(jù)文件加載到比較器2的存儲(chǔ)中，然后比較器2按照是否包含指定格式對(duì)階段性參考數(shù)據(jù)文件進(jìn)行劃分成多組參考數(shù)據(jù)。
[0061]S2、啟動(dòng)待驗(yàn)證設(shè)計(jì)6和RTL模型5進(jìn)行寄存器傳輸級(jí)仿真，通過(guò)監(jiān)視器3捕捉待驗(yàn)證設(shè)計(jì)6仿真中的待驗(yàn)證信號(hào)輸出到比較器2。
[0062]具體的，寄存器傳輸級(jí)仿真時(shí)，輸入待驗(yàn)證設(shè)計(jì)6的測(cè)試程序與指令集仿真器I執(zhí)行的測(cè)試程序相同，使用仿真工具進(jìn)行對(duì)待驗(yàn)證設(shè)計(jì)6和RTL模型5的寄存器傳輸級(jí)仿真，從而匯編指令流在待驗(yàn)證設(shè)計(jì)6中執(zhí)行，則監(jiān)視器3捕獲的待驗(yàn)證信號(hào)包括:寫(xiě)入寄存器堆或?qū)懭氪鎯?chǔ)器的數(shù)據(jù)等等。
[0063]S3、比較器2從階段性參考數(shù)據(jù)文件中讀取當(dāng)前組參考數(shù)據(jù)。
[0064]具體的，每次返回S3讀取的當(dāng)前組參考數(shù)據(jù)均與上一仿真周期讀取的一組參考數(shù)據(jù)不同。比如，比較器2第一次讀取參考數(shù)據(jù)為第一組參考數(shù)據(jù)，則第二次順次讀取的參考數(shù)據(jù)為第二組參考數(shù)據(jù)，第三次順次讀取的參考數(shù)據(jù)為第三組參考數(shù)據(jù)，以此順序依次進(jìn)行讀取。
[0065]在執(zhí)行S3之后，接著執(zhí)行S4:RTL模型5逐周期從待驗(yàn)證設(shè)計(jì)6中讀取部分內(nèi)部信號(hào)，以進(jìn)行裁決待驗(yàn)證設(shè)計(jì)6的行為是否與RTL模型5的行為一致，若是則執(zhí)行S5，否則仿真結(jié)束。
[0066]具體來(lái)講，RTL模型5在每個(gè)仿真周期均從待驗(yàn)證設(shè)計(jì)6中讀取部分內(nèi)部信號(hào)，而每個(gè)仿真周期，RTL模型5從待驗(yàn)證設(shè)計(jì)6中讀取的部分內(nèi)部信號(hào)的每個(gè)信號(hào)類(lèi)型均相同。
[0067]RTL模型5將讀取的部分內(nèi)部信號(hào)與RTL模型5內(nèi)部自身產(chǎn)生的數(shù)據(jù)進(jìn)行對(duì)比，則RTL模型5根據(jù)對(duì)比結(jié)果判斷待驗(yàn)證設(shè)計(jì)6的行為是否與RTL模型5的行為一致，不一致則意味著發(fā)現(xiàn)了待驗(yàn)證設(shè)計(jì)6的錯(cuò)誤，需要立刻停止仿真。
[0068]在具體實(shí)施過(guò)程，所讀取的部分內(nèi)部信號(hào)包括:取指令數(shù)據(jù)、讀寫(xiě)寄存器堆數(shù)據(jù)以及讀寫(xiě)旁路寄存器數(shù)據(jù)等等。
[0069]具體的，RTL模型5包括:指令分發(fā)單元51，執(zhí)行單元52，寫(xiě)回單元53，異常產(chǎn)生單元54，程序計(jì)數(shù)產(chǎn)生單元55，旁路模型單元56，寄存器-存儲(chǔ)器模型單元57，裁決單元58。
[0070]指令分發(fā)單元51將部分內(nèi)部信號(hào)中與指令讀取相關(guān)的信號(hào)處理成歸類(lèi)指令碼輸出到執(zhí)行單元52;寄存器-存儲(chǔ)器模型單元57基于寫(xiě)回信息模擬待驗(yàn)證設(shè)計(jì)6的寫(xiě)回功能，將寫(xiě)寄存器的流水級(jí)信息輸出到寄存器旁路模型單元56，并將寫(xiě)寄存器的值或?qū)懘鎯?chǔ)器的值輸出到執(zhí)行單元52;寄存器旁路模型單元56讀取寫(xiě)讀寄存器的值按照流水級(jí)的約束輸出到執(zhí)行單元52;執(zhí)行單元52模擬待驗(yàn)證設(shè)計(jì)6的指令執(zhí)行過(guò)程，將指令執(zhí)行結(jié)果輸出到寫(xiě)回單元53、異常產(chǎn)生單元54和程序計(jì)數(shù)產(chǎn)生單元55;寫(xiě)回單元53基于寫(xiě)寄存器的值或?qū)懘鎯?chǔ)器的值，輸出當(dāng)前周期所需的寫(xiě)回信息到寄存器-存儲(chǔ)器模型單元57和裁決單元58;異常產(chǎn)生單元54，用于根據(jù)指令執(zhí)行結(jié)果判斷當(dāng)前是否應(yīng)該產(chǎn)生異常，并將異常判斷結(jié)果輸出到裁決單元58;程序計(jì)數(shù)產(chǎn)生單元55根據(jù)指令執(zhí)行結(jié)果判斷當(dāng)前是否有跳轉(zhuǎn)發(fā)生，并將跳轉(zhuǎn)判斷結(jié)果輸出到裁決單元58;裁決單元58將寫(xiě)回信息、異常判斷結(jié)果、跳轉(zhuǎn)判斷結(jié)果與所讀取的待驗(yàn)證設(shè)計(jì)6的部分內(nèi)部信號(hào)對(duì)比，從而裁決待驗(yàn)證設(shè)計(jì)6的行為是否與RTL模型5的行為一致。
[0071]S5:在到達(dá)比較器2的階