用于集成電路布局生成的方法、器件和計(jì)算機(jī)程序產(chǎn)品的制作方法
【技術(shù)領(lǐng)域】
[0001] 本發(fā)明設(shè)及用于集成電路布局生成的方法、器件和計(jì)算機(jī)程序產(chǎn)品。
【背景技術(shù)】
[0002] 使集成電路（1C)小型化的最近趨勢(shì)已經(jīng)產(chǎn)生了更小的器件，該更小的器件消耗 更少的功率，還在更高的速度下提供更多功能。小型化工藝也已經(jīng)產(chǎn)生了更嚴(yán)格的設(shè)計(jì)和/ 或制造規(guī)范。發(fā)展了多種電子設(shè)計(jì)自動(dòng)化巧DA)工藝W生成、優(yōu)化和驗(yàn)證1C設(shè)計(jì)，同時(shí)確 保滿(mǎn)足設(shè)計(jì)和制造規(guī)范。

【發(fā)明內(nèi)容】

[0003] 為了解決現(xiàn)有技術(shù)中的問(wèn)題，根據(jù)本發(fā)明的一些實(shí)施例，提供了一種方法，所述方 法至少部分地通過(guò)處理器實(shí)施，所述方法包括：實(shí)施氣隙插入工藝，所述氣隙插入工藝包 括：按順序排序集成電路的布局的多個(gè)網(wǎng)絡(luò)；W及根據(jù)所述多個(gè)網(wǎng)絡(luò)的排序順序在鄰近所 述多個(gè)網(wǎng)絡(luò)處插入氣隙圖案；W及生成所述集成電路的修改布局，所述修改布局包括所述 多個(gè)網(wǎng)絡(luò)和插入的所述氣隙圖案。
[0004] 根據(jù)本發(fā)明的另一些實(shí)施例，提供了一種器件，包括配置為實(shí)施W下操作的至少 一個(gè)處理器：虛擬網(wǎng)絡(luò)和氣隙插入工藝，所述虛擬網(wǎng)絡(luò)和氣隙插入工藝包括：按順序排序 集成電路的布局的多個(gè)網(wǎng)絡(luò)；和根據(jù)所述多個(gè)網(wǎng)絡(luò)的排序順序在鄰近所述多個(gè)網(wǎng)絡(luò)處插入 虛擬網(wǎng)絡(luò)和氣隙圖案；W及生成所述集成電路的修改布局，所述修改布局包括所述多個(gè)網(wǎng) 絡(luò)、插入的所述虛擬網(wǎng)絡(luò)和插入的所述氣隙圖案。
[0005] 根據(jù)本發(fā)明的又一些實(shí)施例，提供了一種計(jì)算機(jī)程序產(chǎn)品，包括其中含有指令的 非暫時(shí)性計(jì)算機(jī)可讀介質(zhì)，當(dāng)由至少一個(gè)處理器執(zhí)行所述指令時(shí)，導(dǎo)致所述至少一個(gè)處理 器實(shí)施：在集成電路的多個(gè)網(wǎng)絡(luò)中選擇用于氣隙插入的候選網(wǎng)絡(luò)；基于相應(yīng)的候選網(wǎng)絡(luò)的 長(zhǎng)度確定所述候選網(wǎng)絡(luò)的各個(gè)縮放比率；基于所述候選網(wǎng)絡(luò)的相應(yīng)的縮放比率估算所述候 選網(wǎng)絡(luò)的電容；W及基于所述候選網(wǎng)絡(luò)的估算的電容，實(shí)施全局路由、跟蹤任務(wù)和詳細(xì)路由 中的至少一個(gè)，W生成所述集成電路的布局。
【附圖說(shuō)明】
[0006] 當(dāng)結(jié)合附圖進(jìn)行閱讀時(shí)，從W下詳細(xì)描述可最佳理解本發(fā)明的各方面。應(yīng)該注意， 根據(jù)工業(yè)中的標(biāo)準(zhǔn)實(shí)踐，各個(gè)部件未按比例繪制。實(shí)際上，為了清楚的討論，各個(gè)部件的尺 寸可W任意地增大或減小。
[0007] 圖1是根據(jù)一些實(shí)施例的至少部分1C設(shè)計(jì)工藝的功能流程圖。
[0008] 圖2A是根據(jù)一些實(shí)施例的用于1C的部分布局的示意平面圖。
[0009] 圖2B是根據(jù)一些實(shí)施例的制造的1C的部分的示意截面圖。
[0010] 圖3是根據(jù)一些實(shí)施例的氣隙插入方法的流程圖。
[0011] 圖4A至圖4D是根據(jù)一些實(shí)施例的1C布局的各個(gè)部分的示意平面圖。
[0012] 圖5是根據(jù)一些實(shí)施例的虛擬網(wǎng)絡(luò)和氣隙插入方法的流程圖。
[0013] 圖6A至圖抓是根據(jù)一些實(shí)施例的1C布局的各個(gè)部分的示意平面圖。
[0014] 圖7是根據(jù)一些實(shí)施例的部分1C設(shè)計(jì)工藝的流程圖。
[001引圖8是根據(jù)一些實(shí)施例的EDA工具的功能流程圖。
[0016] 圖9A是根據(jù)一些實(shí)施例的用于1C的部分布局的示意平面圖。
[0017] 圖9B是根據(jù)一些實(shí)施例的用于確定由1C設(shè)計(jì)工藝中的邸A工具使用的縮放比例 的圖。
[0018] 圖9C至圖9E是根據(jù)一些實(shí)施例的1C布局的各個(gè)部分的示意平面圖。
[0019] 圖10是根據(jù)一些實(shí)施例的至少部分1C設(shè)計(jì)工藝的功能流程圖。
[0020] 圖11是根據(jù)一些實(shí)施例的計(jì)算機(jī)系統(tǒng)的框圖。
【具體實(shí)施方式】
[0021] W下公開(kāi)內(nèi)容提供了許多用于實(shí)現(xiàn)所提供主題的不同特征的不同實(shí)施例或?qū)嵗?下面描述了組件和布置的具體實(shí)例W簡(jiǎn)化本發(fā)明。當(dāng)然，運(yùn)些僅僅是實(shí)例，而不旨在約束本 發(fā)明。例如，在W下描述中，在第二部件上方或者上形成第一部件可W包括第一部件和第二 部件直接接觸形成的實(shí)施例，并且也可W包括在第一部件和第二部件之間可W形成額外的 部件，從而使得第一部件和第二部件可W不直接接觸的實(shí)施例。此外，本發(fā)明可在各個(gè)實(shí)例 中重復(fù)參考標(biāo)號(hào)和/或字符。該重復(fù)是為了簡(jiǎn)單和清楚的目的，并且其本身不指示所討論 的各個(gè)實(shí)施例和/或配置之間的關(guān)系。
[0022] 圖1是根據(jù)一些實(shí)施例的至少部分設(shè)計(jì)工藝100的功能流程圖。在制造1C之前， 設(shè)計(jì)工藝100利用一種或多種邸A工具W用于生成、優(yōu)化和/或驗(yàn)證1C的設(shè)計(jì)。如本文中 描述的，在一些實(shí)施例中，EDA工具是一個(gè)或多個(gè)可執(zhí)行指令集，該一個(gè)或多個(gè)可執(zhí)行指令 集由配置為實(shí)施指示的功能的至少一個(gè)處理器執(zhí)行。
[0023] 在操作110中，由電路設(shè)計(jì)師提供1C的設(shè)計(jì)。在一些實(shí)施例中，1C的設(shè)計(jì)包括1C 的示意圖，即，電路圖。在一些實(shí)施例中，W諸如集成電路通用模擬程序（SPICE)網(wǎng)絡(luò)表的 示意網(wǎng)絡(luò)表的形式生成或提供該示意圖。在一些實(shí)施例中，對(duì)設(shè)計(jì)實(shí)施布局前模擬W確定 設(shè)計(jì)是否滿(mǎn)足預(yù)定規(guī)范。當(dāng)設(shè)計(jì)不滿(mǎn)足預(yù)定規(guī)范時(shí)，重新設(shè)計(jì)1C。在至少一個(gè)實(shí)施例中，省 略布局前模擬。
[0024] 在操作120中，基于設(shè)計(jì)生成1C的布局。布局包括1C的各個(gè)電路元件的物理位 置W及互連電路元件的各個(gè)網(wǎng)絡(luò)的物理位置。例如，W圖形設(shè)計(jì)系統(tǒng)（GD巧文件的形式生 成布局。用于描述設(shè)計(jì)的其他數(shù)據(jù)格式在各個(gè)實(shí)施例的范圍內(nèi)。在一些實(shí)施例中，由自動(dòng) 布局布線（APR)工具生成布局。結(jié)合圖8描述了根據(jù)一些實(shí)施例的示例性AH?工具的配置 和功能。
[00巧]在操作130中，實(shí)施偽插入工藝W將偽部件插入布局內(nèi)。在至少一個(gè)實(shí)施例中，偽 部件插入的目的是改進(jìn)生產(chǎn)產(chǎn)量和/或質(zhì)量。例如，1C生產(chǎn)設(shè)及多個(gè)工藝，包括但不限于沉 積、光刻、蝕刻、化學(xué)機(jī)械拋光（CM巧等。實(shí)施CMP工藝W回蝕刻并且平坦化導(dǎo)電材料和/或 介電材料，并且CMP工藝設(shè)及材料去除工藝中的化學(xué)蝕刻和機(jī)械研磨。在一些實(shí)施例中，偽 部件的插入改進(jìn)了制造的1C中的導(dǎo)電材料（例如，金屬）的密度，從而實(shí)現(xiàn)足W確保CMP質(zhì) 量的機(jī)械強(qiáng)度。在另一實(shí)例中，當(dāng)鄰近的導(dǎo)電圖案通過(guò)大于預(yù)定值的間距彼此間隔較遠(yuǎn)時(shí)， 在制造期間可能發(fā)生金屬偏置效應(yīng)，并且金屬偏置效應(yīng)導(dǎo)致間隔較遠(yuǎn)的導(dǎo)電圖案的寬度變 得比初始設(shè)計(jì)的寬度寬，運(yùn)進(jìn)而導(dǎo)致電阻、電容和/或電路性能的意外變化。在一些實(shí)施例 中，在間隔較遠(yuǎn)的導(dǎo)電圖案之間插入偽部件降低了金屬偏置效應(yīng)的可能性并且改進(jìn)了制造 的1C的質(zhì)量和/或性能。在至少一個(gè)實(shí)施例中，通過(guò)本文中描述的AH?工具和/或設(shè)計(jì)規(guī) 則檢查值RC)工具實(shí)施偽插入工藝。在美國(guó)專(zhuān)利第7, 801，717號(hào)和美國(guó)專(zhuān)利第8, 307, 321 號(hào)中描述了示例性偽插入工藝，其全部?jī)?nèi)容結(jié)合于此作為參考。結(jié)合圖5和圖6A至圖6D 描述了根據(jù)一些實(shí)施例的進(jìn)一步示例性偽插入工藝。
[0026] 在操作140中，實(shí)施氣隙插入工藝W將氣隙圖案插入布局內(nèi)。如結(jié)合圖2A至圖2B 描述的，插入在布局中的氣隙圖案將產(chǎn)生形成在制造的1C中的氣隙，W減小寄生電容并且 改進(jìn)制造的1C的性能。結(jié)合圖3和圖4A至圖4D描述了根據(jù)一些實(shí)施例的示例性氣隙插 入工藝。
[0027] 在操作150中，通過(guò)RC提取工具實(shí)施電阻和電容（RC)提取。運(yùn)行RC提取W確定 1C中的組件的寄生參數(shù)（例如，寄生電阻和寄生電容），W用于隨后的操作中的時(shí)序和/或 功率模擬。運(yùn)些寄生參數(shù)不是電路設(shè)計(jì)師所預(yù)期的，而是由于1C中的各個(gè)組件的配置和/ 或材料導(dǎo)致的。提取的寄生參數(shù)包括在RC技術(shù)文件中。結(jié)合圖10描述了根據(jù)一些實(shí)施例 的示例性RC提取工具的配置和功能。
[0028] 在一些實(shí)施例中，實(shí)施一個(gè)或多個(gè)驗(yàn)證和/或檢查。例如，實(shí)施布局對(duì)原理圖 (LV巧檢查W確保生成的布局對(duì)應(yīng)于設(shè)計(jì)。另一實(shí)例，通過(guò)DRC工具實(shí)施設(shè)計(jì)規(guī)則檢查W確 保布局滿(mǎn)足特定的制造設(shè)計(jì)規(guī)則，即，確保可W制造1C。當(dāng)其中一個(gè)檢查失敗時(shí)，通過(guò)使工 藝返回至操作110和/或操作120而對(duì)至少一個(gè)布局或設(shè)計(jì)作出校正。
[0029] 在操作160中，實(shí)施時(shí)序終止檢查（也稱(chēng)為布局后模擬）W確定布局是否滿(mǎn)足預(yù) 定規(guī)范。在一些實(shí)施例中，當(dāng)布局后模擬指示布局不滿(mǎn)足預(yù)定規(guī)范時(shí)，例如，當(dāng)存在不期望 的時(shí)間延遲時(shí)，通過(guò)使工藝返回至操作110-140中的任何操作而對(duì)至少一個(gè)布局或設(shè)計(jì)作 出校正。否則，會(huì)將布局傳遞至操作170中的制造。在一些實(shí)施例中，省略了一個(gè)或多個(gè)上 述操作。
[0030] 圖2A是根據(jù)一些實(shí)施例的用于1C的部分布局200A的示意性平面圖。布局200A 包括多個(gè)網(wǎng)絡(luò)202、204、206、208、210和212。布局2004還包括位于相應(yīng)的網(wǎng)絡(luò)對(duì)之間的多 個(gè)氣隙圖案222、224、226和228。例如，氣隙圖案222位于網(wǎng)絡(luò)202和212之間，氣隙圖案 224位于網(wǎng)絡(luò)204和206之間，氣隙圖案226位于網(wǎng)絡(luò)206和208之間，并且氣隙圖案228 位于網(wǎng)絡(luò)208和210之間。
[0031] 雖然在圖2A中未示出，布局200A還包括由多個(gè)網(wǎng)絡(luò)互連的多個(gè)電路元件。電路元 件是有源元件或無(wú)源元件。有源元件的實(shí)例包括但不限于晶體管和二極管。晶體管的實(shí)例 包括但不限于金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管（M0SFET)、互補(bǔ)金屬氧化物半導(dǎo)體（CM0巧 晶體管、雙極結(jié)晶體管度JT)、高壓晶體管、高頻晶體管、P溝道和/或η溝道場(chǎng)效應(yīng)晶體管 ((PFET/N陽(yáng)Τ)等）、FinFET、具有凸起的源極/漏極的平面M0S晶體管等。無(wú)源元件的實(shí)例 包括但不限于電容器、電感器、烙絲和電阻器。在一些實(shí)施例中，電路元件具有一個(gè)或多個(gè) 節(jié)點(diǎn)，通過(guò)節(jié)點(diǎn)將電信號(hào)輸入電路元件或從電路元件輸出電信號(hào)。在一些實(shí)施例中，成對(duì)的 節(jié)點(diǎn)通過(guò)互連件彼此電連接。一組電連接的互連件形成網(wǎng)絡(luò)。在至少一個(gè)實(shí)施例中，網(wǎng)絡(luò) 包括單一的互連件。在至少一個(gè)實(shí)施例中，1C包括許多交替布置的導(dǎo)電層和介電層。在導(dǎo) 電層中形成互連件。在至少一個(gè)實(shí)施例中，網(wǎng)絡(luò)包括在單個(gè)導(dǎo)電層中形成的一個(gè)或多個(gè)互 連件。在至少一個(gè)實(shí)施例中，網(wǎng)絡(luò)包括在1C的不同導(dǎo)電層中形成的互連件W及電連接形成 在不同導(dǎo)電層中的互連件的一個(gè)或多個(gè)通孔。為了簡(jiǎn)化，本文中描述的示例性實(shí)施例中的 各個(gè)網(wǎng)絡(luò)在一個(gè)或多個(gè)圖中示出為包括單個(gè)互連件和/或形成在單個(gè)導(dǎo)電層中。本文中的 描述適用于其中網(wǎng)絡(luò)包括多于一個(gè)的互連件和/或形成在多于一個(gè)的導(dǎo)電層中的實(shí)施例。
[0032] 多個(gè)網(wǎng)絡(luò)包括信號(hào)網(wǎng)絡(luò)202、204、206、208和210^及虛擬網(wǎng)絡(luò)212。信號(hào)網(wǎng)絡(luò)是配 置為將信號(hào)或電源（power)傳輸至電路元件的網(wǎng)絡(luò)。信號(hào)的實(shí)例包括但不限于數(shù)據(jù)信號(hào)、 控制信號(hào)、時(shí)鐘信號(hào)等。虛擬網(wǎng)絡(luò)是不配置為傳輸信號(hào)或電源的網(wǎng)絡(luò)。例如，虛擬網(wǎng)絡(luò)是浮 動(dòng)網(wǎng)絡(luò)。在本文中的描述中，除非另有聲明，"網(wǎng)絡(luò)"指的是"信號(hào)網(wǎng)絡(luò)"和"虛擬網(wǎng)絡(luò)"。
[0033] 氣隙圖案222、224、226和228是包括在布局200A中的掩模層中的圖案。氣隙圖 案222、224、226和228覆蓋鄰近的網(wǎng)絡(luò)之間的相應(yīng)的空間。例如，氣隙圖案222覆蓋鄰近 的網(wǎng)絡(luò)202、212之間的空間。例如，如結(jié)合圖2B描述的，當(dāng)制造1C時(shí)，防止介電材料形成 在由氣隙圖案222、224、226和228覆蓋的空間中，從而在鄰近的網(wǎng)絡(luò)之間產(chǎn)生相應(yīng)的氣隙。
[0034] 圖2B是根據(jù)一些實(shí)施例的制造的1C 200B的部分的示意性截面圖。在圖2B中的 示例性配置中，制造的1C 200B的部分對(duì)應(yīng)于沿著圖2A中的線II-II截取的截面圖。制造 的1〔 2008包括多個(gè)交替布置的導(dǎo)電層231、233 ^及介電層232、234。例如，介電層232 布置在導(dǎo)電層231上方，導(dǎo)電層233布置在介電層232上方，并且介電層234布置在導(dǎo)電層 233上方。導(dǎo)電層231包括電連接至下面的導(dǎo)電層或電路元件的導(dǎo)電圖案235。導(dǎo)電圖案 235電連接至介電層232的介電材料236中的導(dǎo)電通孔237。導(dǎo)電層233包括介電材料238 中的多個(gè)導(dǎo)電圖案244、246、248。如本文中描述的，導(dǎo)電圖案248通過(guò)導(dǎo)電通孔237電連 接至導(dǎo)電圖案235 W在多個(gè)導(dǎo)電層中形成網(wǎng)絡(luò)。導(dǎo)電圖案244、246、248對(duì)應(yīng)于圖2A的布 局200A中的網(wǎng)絡(luò)204、206和208。氣隙264位于導(dǎo)電圖案244和246之間。氣隙266位 于導(dǎo)電圖案246和248之間。氣隙244、246對(duì)應(yīng)于圖2A的布局200A中的氣隙圖案224、 226。在一個(gè)或多個(gè)實(shí)施例中，由于工藝變化和/或材料特性，部分介電材料存在于氣隙和 相應(yīng)的導(dǎo)電圖案之間。例如，雖然布局200A中的氣隙圖案224從邊到邊地覆蓋網(wǎng)絡(luò)204、206 之間的空間，但是介電材料238的部分265、267仍存在于氣隙264和相應(yīng)的導(dǎo)電圖案244、 246之間的覆蓋的空間中。在一些實(shí)施例中，氣隙從邊到邊地延伸在相應(yīng)的導(dǎo)電圖案之間， 例如，介電材料238的部分265、267不存在于制造的1C中。未由氣隙圖案覆蓋的鄰近的導(dǎo) 電圖案之間的區(qū)域填充有介電材料。例如，圖2A的布局200A中的區(qū)域229未由氣隙圖案 覆蓋并且將填充有制造的1C 200B中的介電材料238。介電層234的介電材料239位于導(dǎo) 電層233上方。在至少一個(gè)實(shí)施例中，由于與用于形成介電材料239的材料和/或工藝相 關(guān)的一個(gè)或多個(gè)因素，氣隙的頂部突入介電材料239內(nèi)。例如，氣隙266的頂部269突入介 電材料239內(nèi)。導(dǎo)電圖案235、244、246、248和/或?qū)щ娡?37的示例性材料包括諸如銅 的金屬。介電材料236、238、239的示例性材料包括但不限于Si化、SiOx、SiON、SiC、SiBN、 SiCBN或它們的組合。在美國(guó)專(zhuān)利第8, 456, 009號(hào)中描述了用于氣隙形成的示例性工藝，其 全部?jī)?nèi)容結(jié)合于此作為參考。制造的