減小集成電路的版圖面積的方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及半導(dǎo)體技術(shù)領(lǐng)域，尤其涉及一種減小IC(Integrated Circuit，集成電路)的版圖面積(layout area)的方法，例如涉及一種通過(guò)優(yōu)化通道布線(channelrouting)和重塑劃分區(qū)(partit1n re-shaping)來(lái)減小IC的版圖面積的方法。
【背景技術(shù)】
[0002]近年來(lái)，IC(例如 LSI (Larger scale integrated circuit，大規(guī)模集成電路))的發(fā)展過(guò)程中通常利用CAD (Computer Assisted Design，計(jì)算機(jī)輔助設(shè)計(jì))。根據(jù)這種基于CAD的發(fā)展過(guò)程，使用所謂的HDL(Hardware Descript1n Language，硬件描述語(yǔ)言)來(lái)定義抽象電路數(shù)據(jù)，該抽象電路數(shù)據(jù)對(duì)應(yīng)開發(fā)的IC功能，并且該定義的電路用于形成安裝于芯片上的具體電路結(jié)構(gòu)。
[0003]在制造(或?qū)崿F(xiàn))IC芯片之前，首要考慮IC芯片的布圖規(guī)劃(floor plane)和版圖面積，以便于確定每片IC芯片的裸芯片尺寸(die size) ο 一般而言，裸芯片尺寸將影響IC芯片的制造成本。因此，希望優(yōu)化IC芯片的布圖規(guī)劃，以減小IC芯片的版圖面積。

【發(fā)明內(nèi)容】

[0004]有鑒于此，本發(fā)明實(shí)施例提供了一種減小集成電路的版圖面積的方法。
[0005]本發(fā)明提供了一種減小集成電路的版圖面積的方法，包括:
[0006]得到并顯示所述集成電路的初始的布圖規(guī)劃，其中所述初始的布圖規(guī)劃包括:多個(gè)劃分區(qū)和多個(gè)通道；
[0007]得到第一塊，所述第一塊位于特定范圍內(nèi)，所述特定范圍含所述多個(gè)劃分區(qū)中的至少一個(gè)劃分區(qū)與所述多個(gè)通道中的至少一個(gè)通道之間的邊界，其中所述第一塊的塊屬性能夠改變，從而使得所述第一塊能夠在屬于所述至少一個(gè)劃分區(qū)和屬于所述至少一個(gè)通道之間改變；
[0008]根據(jù)所述劃分區(qū)、所述通道和所述通道的布線密度，得到所述集成電路的版圖區(qū)域中的特定區(qū)域路徑；以及
[0009]根據(jù)所述特定區(qū)域路徑，改變所述第一塊的塊屬性，從而重塑所述劃分區(qū)并對(duì)所述通道進(jìn)行重新布線。
[0010]其中，在得到所述第一塊之前，所述方法還包括:
[0011]根據(jù)所述劃分區(qū)和所述通道，得到所述初始的布圖規(guī)劃的具有固定的塊屬性的第二塊和邊緣，其中邊緣用于模擬相鄰第二塊之間的關(guān)系，所述第二塊屬于所述劃分區(qū)或所述通道。
[0012]其中，所述根據(jù)所述特定區(qū)域路徑，改變所述第一塊的塊屬性，包括:
[0013]改變所述第一塊的塊屬性，以將所述第一塊由屬于所述至少一個(gè)通道改變?yōu)閷儆谒鲋辽僖粋€(gè)劃分區(qū)，從而沿特定方向擴(kuò)寬所述至少一個(gè)劃分區(qū)；以及對(duì)所述至少一個(gè)通道進(jìn)行重新布線，以避免所述至少一個(gè)通道的布線穿過(guò)所述第一塊；以及
[0014]改變所述第一塊的塊屬性，以將所述第一塊由屬于所述至少一個(gè)劃分區(qū)改變?yōu)閷儆谒鲋辽僖粋€(gè)通道，從而沿所述特定方向收窄所述至少一個(gè)劃分區(qū)；以及對(duì)所述至少一個(gè)通道進(jìn)行重新布線，以增加穿過(guò)所述第一塊的布線；
[0015]其中，所述特定方向正交于所述至少一個(gè)劃分區(qū)和所述至少一個(gè)通道之間的邊界線。
[0016]其中，所述特定范圍的中心線為所述至少一個(gè)劃分區(qū)和所述至少一個(gè)通道之間的邊界線。
[0017]其中，所述方法進(jìn)一步包括:對(duì)所述劃分區(qū)之間的所述通道進(jìn)行布線，以得到每個(gè)通道的所述布線密度。
[0018]其中，所述根據(jù)所述劃分區(qū)、所述通道和所述通道的布線密度，得到所述集成電路的版圖區(qū)域的特定區(qū)域路徑，包括:
[0019]根據(jù)所述劃分區(qū)、所述通道和所述布線密度，得到所述版圖區(qū)域中的多條區(qū)域路徑的路徑長(zhǎng)度；以及
[0020]得到所述多條區(qū)域路徑中具有最大路徑長(zhǎng)度的所述特定區(qū)域路徑。
[0021]其中，每條區(qū)域路徑的路徑長(zhǎng)度等于該區(qū)域路徑經(jīng)過(guò)的通道長(zhǎng)度乘以對(duì)應(yīng)的布線密度之積加上該區(qū)域路徑經(jīng)過(guò)的劃分區(qū)的長(zhǎng)度。
[0022]其中，所述最大路徑長(zhǎng)度大于所述集成電路的芯片尺寸。
[0023]其中，所述方法進(jìn)一步包括:
[0024]根據(jù)所述重塑的劃分區(qū)，顯示最終的布圖規(guī)劃；
[0025]所述根據(jù)所述特定區(qū)域路徑，改變所述第一塊的塊屬性，包括:
[0026]根據(jù)所述通道和所述通道的布線密度，計(jì)算所述通道的彈性空間；
[0027]根據(jù)所述特定區(qū)域路徑和所述彈性空間，改變所述第一塊的塊屬性。
[0028]其中，所述方法進(jìn)一步包括:
[0029]根據(jù)所述劃分區(qū)和所述通道之間的邊界，建立水平約束圖和垂直約束圖，從而確定是否改變所述第一塊的塊屬性。
[0030]其中，所述劃分區(qū)包括:至少一個(gè)具有固定形狀的硬劃分區(qū)和多個(gè)具有可移動(dòng)性和可變形性的軟劃分區(qū)，其中所述至少一個(gè)劃分區(qū)為所述多個(gè)軟劃分區(qū)之一。
[0031]本發(fā)明提供了一種減小集成電路的版圖面積的方法，包括:
[0032]得到并顯示所述集成電路的初始的布圖規(guī)劃，其中所述初始的布圖規(guī)劃包括:多個(gè)劃分區(qū)和多個(gè)通道；
[0033]經(jīng)由第一塊對(duì)所述劃分區(qū)之間的通道進(jìn)行布線，從而得到每個(gè)通道的布線密度；
[0034]根據(jù)所述劃分區(qū)、所述通道和所述通道的布線密度，得到所述集成電路的版圖區(qū)域中的特定區(qū)域路徑；
[0035]根據(jù)所述通道和所述通道的布線密度，得到每個(gè)通道的彈性空間；
[0036]根據(jù)所述彈性空間以及所述特定區(qū)域路徑，通過(guò)使用第二塊來(lái)重塑所述劃分區(qū)，并對(duì)所述通道進(jìn)行重新布線，其中所述第二塊在特定范圍內(nèi)，所述特定范圍含所述多個(gè)劃分區(qū)中的至少一個(gè)劃分區(qū)和所述多個(gè)通道中的至少一個(gè)通道之間的邊界；以及
[0037]根據(jù)所述重塑的劃分區(qū)，顯示最終的布圖規(guī)劃；
[0038]其中，第一塊屬于所述劃分區(qū)或者所述通道，并且具有固定的塊屬性；
[0039]其中，第二塊的塊屬性能夠改變，從而使得所述第二塊能夠在屬于所述至少一個(gè)劃分區(qū)和屬于所述至少一個(gè)通道之間改變。
[0040]其中，根據(jù)所述彈性空間以及所述特定區(qū)域路徑，通過(guò)使用第二塊來(lái)重塑所述劃分區(qū)，并對(duì)所述通道進(jìn)行重新布線，包括:
[0041]改變所述第二塊的塊屬性，以將所述第二塊由屬于所述至少一個(gè)通道改變?yōu)閷儆谒鲋辽僖粋€(gè)劃分區(qū)，從而沿特定方向擴(kuò)寬所述至少一個(gè)劃分區(qū)；并對(duì)所述至少一個(gè)通道進(jìn)行重新布線，以避免所述至少一個(gè)通道的布線穿過(guò)所述第二塊；以及
[0042]改變所述第二塊的塊屬性，以將所述第二塊由屬于所述至少一個(gè)劃分區(qū)改變?yōu)閷儆谒鲋辽僖粋€(gè)通道，從而沿特定方向收窄所述至少一個(gè)劃分區(qū)；并對(duì)所述至少一個(gè)通道進(jìn)行重新布線，以增加穿過(guò)所述第二塊的布線；
[0043]其中，所述特定方向正交于所述至少一個(gè)劃分區(qū)和所述至少一個(gè)通道之間的邊界線。
[0044]其中，所述特定范圍的中心線為所述至少一個(gè)劃分區(qū)和所述至少一個(gè)通道之間的邊界線。
[0045]其中，根據(jù)所述劃分區(qū)、所述通道和所述通道的布線密度，得到所述集成電路的版圖區(qū)域中的特定區(qū)域路徑，包括:
[0046]根據(jù)所述劃分區(qū)、所述通道和所述布線密度，得到所述版圖區(qū)域中的多條區(qū)域路徑的路徑長(zhǎng)度；以及
[0047]得到所述多條區(qū)域路徑中具有最大路徑長(zhǎng)度的所述特定區(qū)域路徑。
[0048]其中，每條區(qū)域路徑的路徑長(zhǎng)度等于該區(qū)域路徑經(jīng)過(guò)的通道長(zhǎng)度乘以對(duì)應(yīng)的布線密度之積加上該區(qū)域路徑經(jīng)過(guò)的劃分區(qū)的長(zhǎng)度。
[0049]其中，所述最大路徑長(zhǎng)度超過(guò)所述集成電路的芯