一種與ddr3和ddr3l內(nèi)存兼容的電路的制作方法
【技術(shù)領(lǐng)域】
[0001]本實(shí)用新型涉及一種用于工業(yè)計(jì)算機(jī)兼容性方面的工業(yè)主板與內(nèi)存兼容電路。
【背景技術(shù)】
[0002]隨著社會(huì)不斷進(jìn)步和發(fā)展，伴隨著科技產(chǎn)品的要求不斷向前進(jìn)步，同時(shí)，也伴隨著對(duì)工業(yè)電腦的功能要求越來(lái)越高。工業(yè)電腦的功能要求不同，必然引起工業(yè)電腦的配置要求不同。工業(yè)主板與內(nèi)存條是工業(yè)電腦配置中必不可少主要部件。然而，市面上有1.5V供電的DDR3內(nèi)存條，和1.35V供電的DDR3L內(nèi)存條。但由于工業(yè)主板只能單一支持DDR3內(nèi)存條或者只能單一支持DDR3L內(nèi)存條，導(dǎo)致給終端客戶在使用過(guò)程中帶來(lái)極其不方便。
【實(shí)用新型內(nèi)容】
[0003]有鑒于此，本實(shí)用新型要解決的技術(shù)問(wèn)題是提供一種提高同一工業(yè)主板均能支持DDR3內(nèi)存條和DDR3L內(nèi)存條所使用兼容性的工業(yè)主板與內(nèi)存兼容電路。
[0004]本實(shí)用新型解決上述技術(shù)問(wèn)題所采用一種與DDR3和DDR3L內(nèi)存兼容的電路，其包括主控芯片電路，內(nèi)存條供電電路，所述的主控芯片電路與內(nèi)存條供電電路之間設(shè)置有用于將1.5V內(nèi)存條與1.35V內(nèi)存條之間切換的內(nèi)存供電電壓反饋配置電路。
[0005]依據(jù)上述主要技術(shù)特征，所述內(nèi)存供電電壓反饋配置電路包括MOS管Ql，M0S管Q2，MOS管Q3，電容Cl;連接于MOS管Q2引腳2端與MOS管Q3引腳3端之間的電阻R4，M0S管Q3引腳2端接地，連接于MOS管Q3引腳3端上電阻R3，該電阻R3另一端接地，連接于MOS管Q3引腳3端與電阻R3之間的內(nèi)存供電電壓反饋配置信號(hào)端，連接于內(nèi)存供電電壓反饋配置信號(hào)端上的電阻R5，該電阻R5另一端接地;連接于MOS管Ql引腳3端上的電阻R2，所述MOS管Q2引腳I端與MOS管Q3引腳I端的形成的共有端，此共有端連接于MOS管Q3引腳I端與電阻R2之間，該電阻R2另一端接電壓VCC3 ;M0S管Q3引腳2端接地;連接于MOS管Q3引腳I端上的電阻Rl，該電阻Rl另一端連接有主控芯片電路輸出控制信號(hào)端;所述的電容Cl連接于MOS管Ql引腳I端與電阻Rl之間的，該電容Cl另一端接地；當(dāng)主控芯片電路輸出控制信號(hào)端為高電平，通過(guò)電阻Rl，電容Cl延時(shí)，將MOS管Ql導(dǎo)通，MOS管Q2，MOS管Q3截止;此時(shí)電阻R3與電阻R5串聯(lián)，VCC_DDR通過(guò)電阻R3，電阻R5分壓得到VSET_FB信號(hào)給到電源芯片電路，電源芯片電路根據(jù)VSET_FB調(diào)整內(nèi)存供電為1.5V的DDR3內(nèi)存條的支持；當(dāng)主控芯片電路輸出控制信號(hào)端低電平，通過(guò)電阻R1，電容Cl延時(shí)，將MOS管Ql截止，MOS管Q2，M0S管Q3導(dǎo)通，此時(shí)電阻R4與電阻R5并聯(lián)，再與電阻R3串聯(lián)，VCC_DDR通過(guò)電阻R3，電阻R4與電阻R5并聯(lián)后分壓得到VSET_FB信號(hào)給到電源芯片電路，電源芯片電路根據(jù)VSET_FB調(diào)整內(nèi)存供電為1.35V的DDR3L內(nèi)存條的支持。
[0006]依據(jù)上述主要技術(shù)特征，所述主控芯片電路包括芯片Ul，電阻R6，電容C5，電容C6;電阻R6—端與芯片Ul相互連接；電容C6—端與芯片Ul相互連接，電阻R6與電容C6共有一端，電容C6另一端接地;所述的電阻R6另一端與電容C5—端連接，該電容C5另一端接地。
[0007]依據(jù)上述主要技術(shù)特征，所述內(nèi)存條供電電路包括芯片U2，電阻R7，電阻R8，電阻R9，電阻RlO，電容C2，電容C3，電容C4，電容C7，電感LI ；所述的電阻R7—端與芯片U2連接，電阻R7另一端接5VSB端，電阻R8另一端接地；所述的電阻R9—端與芯片U2連接，電阻R9另一端與電容C3—端連接，所述的電容C2另一端接地;電容C3另一端接地;電感LI一端與芯片U2連接，所述的電容C4，電容C7，電阻RlO并聯(lián)連接之后，與電感LI另一端連接。
[0008]本實(shí)用新型的有益效果:因所述的主控芯片電路與內(nèi)存條供電電路之間設(shè)置有用于將1.5V內(nèi)存條與1.35V內(nèi)存條之間切換的內(nèi)存供電電壓反饋配置電路。該內(nèi)存供電電壓反饋配置電路通過(guò)控制MOS管Ql導(dǎo)通，MOS管Q2，M0S管Q3截止，或者M(jìn)OS管Ql截止，MOS管Q2，MOS管Q3導(dǎo)通方式，實(shí)現(xiàn)在1.5V的DDR3內(nèi)存條和1.35V的DDR3L內(nèi)存條之間切換，使得主控芯片電路分別給1.5V的DDR3內(nèi)存條和1.35V的DDR3L內(nèi)存條供電，從而達(dá)到增強(qiáng)同一工業(yè)主板支持DDR3內(nèi)存條和DDR3L內(nèi)存條使用的兼容性的目的。
[0009]下面結(jié)合附圖和實(shí)施例，對(duì)本實(shí)用新型的技術(shù)方案做進(jìn)一步的詳細(xì)描述。
【附圖說(shuō)明】
[0010]圖1是本實(shí)用新型的工業(yè)主板與內(nèi)存兼容電路的方框示意圖；
[0011]圖2是本實(shí)用新型中主控芯片電路的電路示意圖；
[0012]圖3是本實(shí)用新型中內(nèi)存供電電壓反饋配置電路的電路示意圖；
[0013]圖4是本實(shí)用新型中內(nèi)存條供電電路的電路示意圖。
【具體實(shí)施方式】
[0014]為了使本實(shí)用新型所要解決的技術(shù)問(wèn)題、技術(shù)方案及有益效果更加清楚、明白，以下結(jié)合附圖和實(shí)施例，對(duì)本實(shí)用新型進(jìn)行進(jìn)一步詳細(xì)說(shuō)明。應(yīng)當(dāng)理解，此處所描述的具體實(shí)施例僅用以解釋本實(shí)用新型，并不用于限定本實(shí)用新型。
[0015]請(qǐng)參考圖1至圖4所示，下面結(jié)合實(shí)施例說(shuō)明一種與DDR3和DDR3L內(nèi)存兼容的電路，其包括主控芯片電路，內(nèi)存條供電電路，內(nèi)存供電電壓反饋配置電路；內(nèi)存條供電電路的一端與主控芯片電路相互連接，而內(nèi)存條供電電路的另一端與內(nèi)存供電電壓反饋配置電路。
[0016]所述的主控芯片電路與內(nèi)存條供電電路之間設(shè)置有用于將1.5V內(nèi)存條與1.35V內(nèi)存條之間切換的內(nèi)存供電電壓反饋配置電路。所述內(nèi)存供電電壓反饋配置電路包括MOS管Ql，M0S管Q2，M0S管Q3，電容Cl ；連接于MOS管Q2引腳2端與MOS管Q3引腳3端之間的電阻R4，MOS管Q3引腳2端接地，連接于MOS管Q3引腳3端上電阻R3，該電阻R3另一端接地，連接于MOS管Q3引腳3端與電阻R3之間的內(nèi)存供電電壓反饋配置信號(hào)端，連接于內(nèi)存供電電壓反饋配置信號(hào)端上的電阻R5，該電阻R5另一端接地;連接于MOS管Ql引腳3端上的電阻R2，所述MOS管Q2引腳I端與MOS管Q3引腳I端的形成的共有端，此共有端連接于MOS管Q3引腳I端與電阻R2之間，該電阻R2另一端接電壓VCC3 ;M0S管Q3引腳2端接地;連接于MOS管Q3引腳I端上的電阻Rl，該電阻Rl另一端連接有主控芯片電路輸出控制信號(hào)端;所述的電容Cl連接于MOS管Ql引腳I端與電阻Rl之間的，該電容Cl另一端接地。
[0017]所述主控芯片電路包