一種搶答器的制造方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及一種搶答器，屬于電子電路領(lǐng)域。
【背景技術(shù)】
[0002]搶答器已成為各種大型競(jìng)賽中的常用物品之一?，F(xiàn)有的搶答器主要有以下兩種設(shè)計(jì)方法:一種是以單片機(jī)為核心設(shè)計(jì)搶答器，該方法主要通過(guò)軟件查詢(xún)確定搶答選手，盡管較為靈活，但成本較高，執(zhí)行速度也較純硬件慢；另一種是采用數(shù)字電路實(shí)現(xiàn)搶答器設(shè)計(jì)，該方法主要通過(guò)優(yōu)先編碼器確定強(qiáng)大選手，這種方法執(zhí)行速度很快。
[0003]然而，在多人搶答時(shí)，可能會(huì)有多人同時(shí)按下?lián)尨鸢存I。采用優(yōu)先編碼器實(shí)現(xiàn)搶答器時(shí)，每個(gè)選手的搶答按鍵具有默認(rèn)的優(yōu)先級(jí)，而且無(wú)法改變。對(duì)于使用較低優(yōu)先級(jí)按鍵的選手是不公平的。

【發(fā)明內(nèi)容】

[0004]本發(fā)明的目的是提供一種搶答器，用以解決現(xiàn)有的采用優(yōu)先編碼器的搶答器對(duì)優(yōu)先級(jí)低的選手不公平的問(wèn)題。
[0005]為實(shí)現(xiàn)上述目的，本發(fā)明的方案包括一種搶答器，包括按鍵輸入電路、主控制電路和鎖存顯示電路，所述主控制電路包括一個(gè)數(shù)據(jù)選擇器、一個(gè)計(jì)數(shù)器和一個(gè)電平選擇電路，所述按鍵輸入電路包括若干個(gè)按鍵，各按鍵對(duì)應(yīng)連接所述數(shù)據(jù)選擇器的數(shù)據(jù)輸入端，數(shù)據(jù)選擇器的選擇輸入端對(duì)應(yīng)連接鎖存顯示電路的數(shù)據(jù)輸入端，數(shù)據(jù)選擇器的輸出端對(duì)應(yīng)連接鎖存顯示電路的輸入端，鎖存顯示電路的輸出端對(duì)應(yīng)連接計(jì)數(shù)器的控制輸入端，計(jì)數(shù)器的數(shù)據(jù)輸出端對(duì)應(yīng)連接數(shù)據(jù)選擇器的選擇輸入端，所述電平選擇電路用于輸出高電平或低電平，所述電平選擇電路輸出連接所述計(jì)數(shù)器的LD引腳。
[0006]所述鎖存顯示電路包括兩個(gè)鎖存器、一個(gè)全加器和一個(gè)顯示電路，所述數(shù)據(jù)選擇器的選擇輸入端對(duì)應(yīng)連接第一鎖存器的數(shù)據(jù)輸入端，數(shù)據(jù)選擇器的輸出端對(duì)應(yīng)連接第一鎖存器的輸入端和第二鎖存器的輸入端，第一鎖存器的輸出端對(duì)應(yīng)連接全加器的輸入端，全加器的輸出端對(duì)應(yīng)連接計(jì)數(shù)器的數(shù)據(jù)輸入端，第一鎖存器的輸出端對(duì)應(yīng)連接計(jì)數(shù)器的控制輸入端，全加器的輸出端對(duì)應(yīng)連接顯示電路的輸入端。
[0007]所述數(shù)據(jù)選擇器的輸出端連接第一鎖存器的一個(gè)輸入引腳與時(shí)鐘引腳和第二鎖存器的一個(gè)輸入引腳與時(shí)鐘引腳，所述第一鎖存器的一個(gè)輸出引腳控制連接所述計(jì)數(shù)器的時(shí)鐘使能引腳，所述計(jì)數(shù)器的LD引腳連接所述第二鎖存器的復(fù)位引腳。
[0008]—個(gè)有源晶振連接到所述計(jì)數(shù)器的時(shí)鐘引腳。
[0009]所述數(shù)據(jù)選擇器的選擇輸入端連接到一個(gè)與非門(mén)，該與非門(mén)的輸出端連接到所述計(jì)數(shù)器的清零引腳。
[0010]所述各按鍵輸出連接到一個(gè)或門(mén)，該或門(mén)的輸出端用于控制一個(gè)蜂鳴器的通電。
[0011]所述電平選擇電路的輸出端通過(guò)一個(gè)非門(mén)連接第一與門(mén)，所述或門(mén)的輸出端也連接該第一與門(mén)，該第一與門(mén)的輸出端用于控制一個(gè)蜂鳴器的通電。
[0012]所述搶答器還包括一個(gè)復(fù)位電路，所述復(fù)位電路連接到第二與門(mén)，所述與非門(mén)的輸出端連接到第二與門(mén)，該第二與門(mén)的輸出端連接到所述計(jì)數(shù)器的清零引腳。
[0013]所述搶答器還包括第三鎖存器，所述按鍵輸入電路的輸出端對(duì)應(yīng)連接該第三鎖存器的數(shù)據(jù)輸入端，所述第三鎖存器每個(gè)輸出引腳對(duì)應(yīng)連接一個(gè)發(fā)光二極管，所述第一鎖存器的復(fù)位引腳和第三鎖存器的復(fù)位引腳連接所述復(fù)位電路，所述與非門(mén)的輸出端連接該第三鎖存器的時(shí)鐘引腳。
[0014]該搶答器在使用時(shí)，在某一輪搶答時(shí)，某一個(gè)選手成功搶答，搶答完成后，將其優(yōu)先級(jí)設(shè)置成最低，然后進(jìn)行下一輪的搶答，這樣能夠保證搶答的相對(duì)公平，避免了每個(gè)選手的優(yōu)先級(jí)自始至終不變而對(duì)較低優(yōu)先級(jí)的選手不公平的情況。
【附圖說(shuō)明】
[0015]圖1是搶答器的電路圖。
【具體實(shí)施方式】
[0016]下面結(jié)合附圖對(duì)本發(fā)明做進(jìn)一步詳細(xì)的說(shuō)明。
[0017]本發(fā)明提供的搶答器包括按鍵輸入電路、主控制電路和鎖存顯示電路，主控制電路包括一個(gè)數(shù)據(jù)選擇器、一個(gè)計(jì)數(shù)器和一個(gè)電平選擇電路，按鍵輸入電路包括若干個(gè)按鍵，各按鍵對(duì)應(yīng)連接數(shù)據(jù)選擇器的數(shù)據(jù)輸入端，數(shù)據(jù)選擇器的選擇輸入端對(duì)應(yīng)連接鎖存顯示電路的數(shù)據(jù)輸入端，數(shù)據(jù)選擇器的輸出端對(duì)應(yīng)連接鎖存顯示電路的輸入端，鎖存顯示電路的輸出端對(duì)應(yīng)連接計(jì)數(shù)器的控制輸入端，計(jì)數(shù)器的數(shù)據(jù)輸出端對(duì)應(yīng)連接數(shù)據(jù)選擇器的選擇輸入端，電平選擇電路用于輸出高電平或低電平，電平選擇電路輸出連接計(jì)數(shù)器的LD引腳。電平選擇電路輸出高電平時(shí)，如果有選手按下按鍵，此時(shí)，鎖存顯示電路顯示該選手的編號(hào)；當(dāng)進(jìn)行下一次搶答時(shí)，控制電平選擇電路輸出低電平，鎖存上一個(gè)選手的編號(hào)，計(jì)數(shù)器從上一個(gè)選手的編號(hào)開(kāi)始計(jì)數(shù)，即將上一個(gè)選手的優(yōu)先級(jí)設(shè)置為最低，實(shí)現(xiàn)搶答的相對(duì)公平。
[0018]具體地，本實(shí)施例給出一種搶答器的具體電路，如圖1所示，包括數(shù)據(jù)選擇器74LS151、四位二進(jìn)制計(jì)數(shù)器74LS163、三個(gè)鎖存器，均為74LS273和全加器74LS283、輸出顯示電路為七段顯示譯碼器74LS48。
[0019]按鍵輸入電路由8個(gè)按鍵組成，每個(gè)按鍵對(duì)應(yīng)一個(gè)選手，每個(gè)選手對(duì)應(yīng)控制一個(gè)按鍵，8個(gè)按鍵的一端均連接+5V電源，另一端分別對(duì)應(yīng)連接一個(gè)下拉電阻，同時(shí)分別連接數(shù)據(jù)器74LS151的數(shù)據(jù)輸入引腳DO?D7。當(dāng)按鍵均未按下時(shí)，數(shù)據(jù)選擇器74LS151的數(shù)據(jù)輸入引腳DO?D7均為低電平，當(dāng)有按鍵按下時(shí)，該按下的按鍵對(duì)應(yīng)的引腳輸入高電平；數(shù)據(jù)選擇器74LS151由其選擇輸入引腳A、B和C決定引腳Y輸出DO?D7中的某一個(gè)數(shù)據(jù)。
[0020]按鍵輸入電路的8個(gè)輸出端連接鎖存器2的輸入引腳DO?D7，同時(shí)按鍵輸入電路的8個(gè)輸出端分別通過(guò)2個(gè)4位的或門(mén)D6和D7輸出到一個(gè)2位的或門(mén)D8，該2位的或門(mén)D8的輸出端連接鎖存器2的時(shí)鐘引腳CP，鎖存器2的輸出引腳QO?Q7分別對(duì)應(yīng)連接一個(gè)發(fā)光二極管，當(dāng)初始上電時(shí)，QO?Q7為0，8個(gè)發(fā)光二極管都熄滅；當(dāng)有某個(gè)按鍵按下時(shí)，所對(duì)應(yīng)的一個(gè)發(fā)光二極管點(diǎn)亮。鎖存器2的復(fù)位引腳/MR連接由電阻RlO和電容Cl組成的上電復(fù)位電路。
[0021]數(shù)據(jù)選擇器74LS151的選擇輸入引腳A、B和C分別對(duì)應(yīng)連接鎖存器I的輸入引腳DO?D2，且選擇輸入引腳A、B和C分別對(duì)應(yīng)連接計(jì)數(shù)器74LS163的輸出引腳QO?Q2。數(shù)據(jù)選擇器74LS151的輸出引腳Y同時(shí)連接鎖存器3的時(shí)鐘引腳CP和數(shù)據(jù)輸入引腳D0，當(dāng)有按鍵按下時(shí)，該數(shù)據(jù)輸入引腳DO由O變?yōu)?，使其輸出QO為1，進(jìn)而使七段顯示譯碼器74LS48開(kāi)始顯不鎖存的選手編號(hào)。
[0022]數(shù)據(jù)選擇器74LS151的選擇輸入引腳A、B和C還連接三輸入與非門(mén)D5的輸入端，與非門(mén)D5輸出連接二輸入與門(mén)D3的一個(gè)輸入引腳，二輸入與門(mén)D3的另一個(gè)輸入引腳連接由電阻RlO和電容Cl組成的復(fù)位電路。二輸入與門(mén)D3輸出連接四位二進(jìn)制計(jì)數(shù)器74LS163的清零引腳CR，其功能主要是在系統(tǒng)上電時(shí)將四位二進(jìn)制計(jì)數(shù)器74LS163的輸出引腳QO?Q2清零，另外當(dāng)四位二進(jìn)制計(jì)數(shù)器74LS163計(jì)數(shù)到0111時(shí)，將QO?Q3復(fù)位為0000，從而將四位二進(jìn)制計(jì)數(shù)器74LS163轉(zhuǎn)變?yōu)槿欢M(jìn)制計(jì)數(shù)器。
[0023]另外，IMHz有源晶振輸出連接四位二進(jìn)制計(jì)數(shù)器74LS163的時(shí)鐘引腳CP，作為該計(jì)數(shù)器的時(shí)鐘源。
[0024]數(shù)據(jù)選擇器74LS151的輸出引腳Y同時(shí)連接鎖存器I的數(shù)據(jù)輸入引腳D3和時(shí)鐘引腳CP。當(dāng)初始上電時(shí)，鎖存器I的數(shù)據(jù)輸出引腳QO?Q3為O ;當(dāng)有選手按下對(duì)應(yīng)的按鍵后，數(shù)據(jù)選擇器74LS151的輸出引腳Y由O跳變?yōu)?，則鎖存器I鎖存74SL151的引腳A、B、C和Y的數(shù)據(jù)。
[0025]鎖存器I的數(shù)據(jù)輸出引腳QO?Q2分別對(duì)應(yīng)連接全加器74LS283的引腳Al?A3，鎖存器I的數(shù)據(jù)輸出引腳Q3通過(guò)一個(gè)非門(mén)D4連接到四位二進(jìn)制計(jì)數(shù)器74LS163的時(shí)鐘使能引腳CEp和CEt0全加器74LS283的引腳BI連接+5V高電平，A4、B2?B4和CO連接低電平(接地)，從而將數(shù)據(jù)選擇器74LS151的輸出數(shù)據(jù)加1，并從全加器74LS283的輸出引腳SI?S4輸出。全加器74LS283的輸出引腳SI?S4連接七段顯示譯碼器74LS48的輸入引腳A?D，七段顯示譯碼器74LS48的輸入引腳/BI連接鎖存器3的輸出引腳Q0。七段顯示譯碼器74LS48的輸出引腳a?g連接共陰極數(shù)碼管的引腳a?g ;只有當(dāng)選手按下?lián)尨鸢存I后，數(shù)據(jù)選擇器74LS151的輸出引腳Y才能由O變?yōu)镮，七段顯示譯碼器74LS48才能顯示選手編號(hào)，否則一直顯示O。
[0026]四位二進(jìn)制計(jì)數(shù)器74LS163的LD引腳連接一個(gè)單刀雙擲開(kāi)關(guān)K9的公共端，K9的另兩端分別連接上拉電阻Rll和地，電阻Rll的另一端連接+5V電源。開(kāi)關(guān)K9、電阻Rll和地組成一個(gè)能夠輸出高電平和低電平的選擇電路。四位二進(jìn)制計(jì)數(shù)器74LS163的LD引腳同時(shí)連接非門(mén)Dl的輸入端和鎖存器3的復(fù)位引腳/^?，非門(mén)Dl輸出連接二輸入與門(mén)D2的一個(gè)輸入端，以及數(shù)據(jù)選擇器74LS151的使能引腳/E，或門(mén)D8輸出連接二輸入與門(mén)D2的另一個(gè)輸入端。當(dāng)單刀雙擲開(kāi)關(guān)K9撥到低電平時(shí)，系統(tǒng)處于準(zhǔn)備狀態(tài)，非門(mén)Dl輸出高電平，將四位二進(jìn)制計(jì)數(shù)器74LS163輸入引腳DO?D3的數(shù)據(jù)加載到其輸出引腳QO?Q3，同時(shí)二輸入與門(mén)D2的輸