一種數(shù)據(jù)收發(fā)器及數(shù)據(jù)傳輸系統(tǒng)的制作方法
【技術領域】
[0001]本發(fā)明涉及數(shù)據(jù)傳輸技術領域，特別是涉及一種數(shù)據(jù)收發(fā)器及數(shù)據(jù)傳輸系統(tǒng)。
【背景技術】
[0002]目前，在大型地球物理勘探系統(tǒng)中，比如地球物理勘探的采集站、檢波器大都以串行的方式級聯(lián)，其產(chǎn)生的數(shù)據(jù)一邊傳輸一邊匯聚。而數(shù)據(jù)收發(fā)器電路的功耗是和數(shù)據(jù)的跳變率以及線纜對信號的衰減成正比的，所以高性能指標就意味著高功耗。地球物理勘探系統(tǒng)對電源的需求非常敏感，各級站體需要盡量降低功耗以增長工作時間，以減少更換電源帶來的人力物力和時間的消耗。因此，亟需一種適應地球物理勘探環(huán)境，低功耗的數(shù)據(jù)傳輸方案。
[0003]目前常用的地震數(shù)據(jù)傳輸方法主要是低速的串行通訊技術，如RS-485、LVDS等。RS-485是由電子工業(yè)協(xié)會(Electronic Industries Associat1n，簡寫為ElA)制定的規(guī)范，它是一種常用的遠距離差分信號傳輸協(xié)議，使用電壓差分信號進行傳輸。RS-485具有傳輸距離遠，傳輸速度高，抗干擾能力強等優(yōu)點，其典型結構圖如圖1所示。RS-485采用差分信號負邏輯，-2V?-6V表示“0”，+2V?+6V表示“1”，驅(qū)動器根據(jù)輸入信號改變驅(qū)動電壓，確保在接收端的匹配電阻產(chǎn)生大于200mV的壓差。為保證足夠的驅(qū)動力，接收端匹配電阻的電壓會達到±1.5V左右，這造成了較大的功率消耗?？紤]驅(qū)動器的動態(tài)功耗，在典型4Mbps傳輸速率下，一對RS-485收發(fā)器的功耗大于70mW。
[0004]與RS-485相對，低電壓差分信號(LowVoltage Differential Signal，簡寫為LVDS)在線纜上傳輸?shù)氖请娏鞑罘中盘?，?qū)動器驅(qū)動的電流經(jīng)過差分傳輸線纜的接收端的匹配電阻，形成環(huán)路，驅(qū)動電流在匹配電阻的兩端會產(chǎn)生電壓差，根據(jù)電流方向的不通，匹配電阻兩端的電壓差也不同。接收端根據(jù)匹配電阻兩端的電壓產(chǎn)生相應的0和1數(shù)字信號，完成數(shù)據(jù)傳輸。驅(qū)動電流的典型值為3.5mA，末端匹配電阻的典型值為100 Ω，匹配電阻兩端的典型壓差為±350mV，其典型結構如圖2所示。低擺幅的信號使LVDS具有較高的傳輸速率，同時也減少了噪聲。典型的350mV的匹配電阻壓差計算，在4Mbps傳輸速率下，一對LVDS收發(fā)器的功耗約為30mW。
[0005]—個傳感器網(wǎng)絡的部署受很多因素影響。其中的節(jié)點不會總是均勻地分布在一片區(qū)域中，所以節(jié)點之間的距離可能不同；對不同的采樣率，鏈路所需的數(shù)據(jù)率也有可能變化;對不同位置的線纜，所受到的環(huán)境噪聲的干擾情況也有可能不同。線纜越長，信號頻率越高，或者環(huán)境噪聲越大，造成的信號衰減就越嚴重，所需的數(shù)據(jù)傳輸驅(qū)動強度就越大。大部分的收發(fā)器，比如RS-485和LVDS等，為了滿足特定的通信標準，驅(qū)動強度是固定不變的，所以對于不同的線纜長度、數(shù)據(jù)速率和噪聲環(huán)境，現(xiàn)有的數(shù)據(jù)收發(fā)器的驅(qū)動強度是不變的，數(shù)據(jù)傳輸?shù)墓奶?，耗能多?br>
【發(fā)明內(nèi)容】

[0006]本發(fā)明的目的是提供一種數(shù)據(jù)收發(fā)器及數(shù)據(jù)傳輸系統(tǒng)，以實現(xiàn)動態(tài)調(diào)整傳輸驅(qū)動，降低數(shù)據(jù)傳輸?shù)墓摹?br>[0007]為解決上述技術問題，本發(fā)明提供一種數(shù)據(jù)收發(fā)器，所述數(shù)據(jù)收發(fā)器包括:
[0008]驅(qū)動器;所述驅(qū)動器包括可調(diào)電流源、與所述可調(diào)電流源相連的第一單刀雙擲開關和與所述可調(diào)電流源相連的第二單刀雙擲開關;所述可調(diào)電流源用于通過調(diào)節(jié)電流來控制驅(qū)動能力；
[0009]接收器；
[0010]其中，所述數(shù)據(jù)收發(fā)器接收到的數(shù)字信號的高低電平控制所述第一單刀雙擲開關和第二單刀雙擲開關的開通方向。
[0011]優(yōu)選的，所述接收器包括:
[0012]與所述第一單刀雙擲開關和第二單刀雙擲開關相連的接收端電阻；
[0013]與所述接收端電阻并聯(lián)的差分電路，用于依據(jù)所述接收端電阻兩端電壓的極性恢復出所述數(shù)字信號。
[0014]優(yōu)選的，所述第一單刀雙擲開關的控制端口與所述接收端電阻的一端相連，所述第二單刀雙擲開關的控制端口與所述接收端電阻的另一端相連。
[0015]優(yōu)選的，所述第一單刀雙擲開關的第一輸出端口與所述可調(diào)電流源的輸出端口相連，所述第一單刀雙擲開關的第二輸出端口接地;所述第二單刀雙擲開關的第一輸出端口與所述可調(diào)電流源的輸出端口相連，所述第二單刀雙擲開關的第二輸出端口接地。
[0016]優(yōu)選的，所述可調(diào)電流源包括MOS分立器件，用于通過產(chǎn)生恒流源，通過不同電壓來控制MOS柵極電壓，改變驅(qū)動電流大小;所述差分電路包括施密特比較電路，用于檢測所述接收端電阻的兩端電壓，恢復出數(shù)字信號。
[0017]本發(fā)明還提供一種數(shù)據(jù)傳輸系統(tǒng)，包括:
[0018]第一數(shù)據(jù)節(jié)點;所述第一數(shù)據(jù)節(jié)點包括第一數(shù)據(jù)收發(fā)器、第一微處理器M⑶和第一可編程邏輯器件FPGA;所述第一數(shù)據(jù)收發(fā)器與所述第一 FPGA相連，所述第一 MCU與所述第一FPGA相連;所述第一數(shù)據(jù)收發(fā)器為上述數(shù)據(jù)收發(fā)器；
[0019]與所述第一數(shù)據(jù)節(jié)點之間進行數(shù)據(jù)傳輸?shù)牡诙?shù)據(jù)節(jié)點；
[0020]所述第一數(shù)據(jù)收發(fā)器，用于接收所述第二數(shù)據(jù)節(jié)點發(fā)送的誤碼率異常通知及數(shù)據(jù)鏈路的誤碼率，若所述誤碼率超出預設范圍的最高閾值，增大驅(qū)動能力，若所述誤碼率超出預設范圍的最低閾值，減少驅(qū)動能力。
[0021]優(yōu)選的，所述第二數(shù)據(jù)節(jié)點包括:第二數(shù)據(jù)收發(fā)器、第二微處理器M⑶和第二可編程邏輯器件FPGA;所述第二數(shù)據(jù)收發(fā)器與所述第二 FPGA相連，所述第二 MCU與所述第二 FPGA相連;所述第二數(shù)據(jù)收發(fā)器為上述數(shù)據(jù)收發(fā)器。
[0022]優(yōu)選的，所述第二數(shù)據(jù)收發(fā)器，用于檢測數(shù)據(jù)鏈路的誤碼率并進行判斷，若所述誤碼率超出預設范圍，確定所述誤碼率異常，向所述第一數(shù)據(jù)收發(fā)器發(fā)送誤碼率異常通知及所述誤碼率。
[0023]本發(fā)明所提供的一種數(shù)據(jù)收發(fā)器及數(shù)據(jù)傳輸系統(tǒng)，該數(shù)據(jù)收發(fā)器包括:驅(qū)動器;所述驅(qū)動器包括可調(diào)電流源、與所述可調(diào)電流源相連的第一單刀雙擲開關和與所述可調(diào)電流源相連的第二單刀雙擲開關;所述可調(diào)電流源用于通過調(diào)節(jié)電流來控制驅(qū)動能力;接收器；其中，所述數(shù)據(jù)收發(fā)器接收到的數(shù)字信號的高低電平控制所述第一單刀雙擲開關和第二單刀雙擲開關的開通方向。可見，所述數(shù)據(jù)收發(fā)器由驅(qū)動器和接收器構成，驅(qū)動器由可調(diào)電流源和一對單刀雙擲開關組成，電流源可以調(diào)節(jié)電流大小來控制驅(qū)動能力，數(shù)字信號的高低電平控制單刀雙擲開關的選通方向，接收器根據(jù)接收端電阻兩端電壓的極性恢復出數(shù)字信號，實現(xiàn)動態(tài)調(diào)整傳輸驅(qū)動，降低數(shù)據(jù)傳輸?shù)墓摹?br>【附圖說明】
[0024]為了更清楚地說明本發(fā)明實施例或現(xiàn)有技術中的技術方案，下面將對實施例或現(xiàn)有技術描述中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本發(fā)明的實施例，對于本領域普通技術人員來講，在不付出創(chuàng)造性勞動的前提下，還可以根據(jù)提供的附圖獲得其他的附圖。
[0025]圖1為現(xiàn)有技術中RS-485收發(fā)器的基本結構示意圖；
[0026]圖2為現(xiàn)有技術中LVDS收發(fā)器的基本結構示意圖；
[0027]圖3為本發(fā)明所提供一種數(shù)據(jù)收發(fā)器的結構示意圖；
[0028]圖4為RS485、兩種LVDS芯片和本發(fā)明數(shù)據(jù)收發(fā)器數(shù)據(jù)發(fā)送部分功耗對比圖；
[0029]圖5為RS485、兩種LVDS芯片和本發(fā)明數(shù)據(jù)收發(fā)器數(shù)據(jù)接收部分功耗對比圖；
[0030]圖6為RS485、兩種LVDS芯片和本發(fā)明數(shù)據(jù)收發(fā)器數(shù)據(jù)收發(fā)總功耗對比圖；
[0031 ]圖7為本發(fā)明所提供一種數(shù)據(jù)傳輸系統(tǒng)的結構示意圖。
[0032]圖8為圖7中A節(jié)點的判斷流程圖；
[0033]圖9為圖7中B節(jié)點的判斷流程圖。
【具體實施方式】
[0034]本發(fā)明的核心是提供一種數(shù)據(jù)收發(fā)器及數(shù)據(jù)傳輸系統(tǒng)，以實現(xiàn)動態(tài)調(diào)整傳輸驅(qū)動，降低數(shù)據(jù)傳輸?shù)墓摹?br>[0035]為了使本技術領域的人員更好地理解本發(fā)明方案，下面將結合本發(fā)明實施例中的附圖，對本發(fā)明實施例中的技術方案進行清楚、完整地描述，顯然，所描述的實施例僅僅是本發(fā)明一部分實施例，而不是全部的實施例。基于本發(fā)明中的實施例，本領域普通技術人員在沒有做出創(chuàng)造性勞動前提下所獲得的所有其他實施例，都屬于本發(fā)明保護的范圍。
[0036]請參考圖3，圖3為本發(fā)明所提供一種數(shù)據(jù)收發(fā)器的結構示意圖，該數(shù)據(jù)收發(fā)器包括:
[0037]驅(qū)動器11;驅(qū)動器11包括可調(diào)電流源21、與可調(diào)電流源相連的第一單刀雙擲開關22和與可調(diào)電流源相連的第二單刀雙擲開關23;
[0038]其中，可調(diào)電流源21用于通過調(diào)節(jié)電流來控制驅(qū)動能力；
[0039]接收器12;
[0040]其中，所述數(shù)據(jù)收發(fā)器接收到的數(shù)字信號的高低電平控制所述第一單刀雙擲開關和第二單刀雙擲開關的開通方向。
[0041 ]其中，接收器12包括:
[0042]與第一單刀雙擲開關22和第二單刀雙擲開關23相連的接收端電阻31;
[0043]與接收端電阻31并聯(lián)的差分電路32，用于依據(jù)接收端電阻31兩端電壓的極性恢復出數(shù)字信號。
[0044]其中，第一單刀雙擲開關的控制端口與接收端電阻的一端相連，第二單刀雙擲開關的控制端口與接收端電阻的另一端相連。
[0045]其中，第一單刀雙擲開關的第一輸出端口與可調(diào)電流源的輸出端口相連，第一單刀雙擲開關的第二輸出端口接地;第二單刀雙擲開關的第一輸出端口與可調(diào)電流源的輸出端口相連，第二單刀雙擲開關的第二輸出端口接地。
[0046]其中，可調(diào)電流源包括M0S分立器件，用于通過產(chǎn)生恒流源，通過不同電壓來控制M0S柵極電壓，改變驅(qū)動電流大小;差分電路包括施密特比較電路，用于檢測接收端電阻的兩端電壓，恢復出數(shù)字信號。數(shù)據(jù)收發(fā)器接收數(shù)字信號，由數(shù)字信號的高低電平控制第一單刀雙擲開關和第二單刀雙擲開關的開通方向，數(shù)據(jù)收發(fā)器依據(jù)接收端電阻兩端電壓的極性恢復出數(shù)字信號，輸出數(shù)字信號。
[0047]當數(shù)據(jù)收發(fā)器接收到的數(shù)字信號為高電平時，第一單刀雙擲開關連接第一輸出端口，第二單刀雙擲開關連接第二輸出端口，這時電流通過第一單刀雙擲開關，流入接收端電阻，然后電流流出接收端電阻后經(jīng)過第二雙擲開關接地，這樣在接收端電阻上產(chǎn)生正向電壓，差分電路根據(jù)接收電阻上產(chǎn)生的正向電壓恢復出高電位的數(shù)字信號。當數(shù)據(jù)收發(fā)器接收到的數(shù)字信號為低電平時，第一單刀雙擲開關連接第二輸出端口，第二單刀雙擲開關連通第一輸出端口，這時電流通過第二單刀雙擲開關，流入接收端電阻，然后電流流出接收端電阻后經(jīng)過第一雙擲開關接地，在接收端電阻上產(chǎn)生負向電壓，差分電路根據(jù)接收電阻上產(chǎn)生的正向電壓恢