一種紅外熱成像熱點檢測告警裝置的制造方法
【技術(shù)領(lǐng)域】
[0001]本實用新型涉及紅外熱成像技術(shù)和數(shù)字圖像處理技術(shù)，尤其涉及紅外熱成像技術(shù)和圖像處理技術(shù)在火點檢測及定位方面的應(yīng)用，具體涉及一種基于FPGA的紅外熱成像熱點檢測告警裝置。
【背景技術(shù)】
[0002]近年來，紅外熱成像技術(shù)在森林防火預(yù)警系統(tǒng)中得到廣泛應(yīng)用，有效預(yù)防了森林火災(zāi)的發(fā)生。紅外熱成像儀利用紅外探測器、光學(xué)成像鏡頭，接收被測目標的紅外輻射能量分布圖形，反映到紅外探測器的熱敏元上。由探測器將紅外輻射能轉(zhuǎn)換成電信號，進而得到物體的表面熱分布相應(yīng)的熱像圖。
[0003]紅外熱成像儀輸出PAL等復(fù)合視頻信號和LVDS接口信號，通過LVDS接口輸出12位或者14位的原始熱成像數(shù)據(jù)。由連接在紅外熱成像儀之后的圖像處理設(shè)備利用紅外圖像處理技術(shù)對圖像數(shù)據(jù)采集并處理。圖像數(shù)據(jù)屬于二維數(shù)組，對其處理所需要的計算復(fù)雜度高。
[0004]DSP數(shù)字圖像處理芯片能夠完成一些復(fù)雜的圖形圖像計算，但其接口不夠靈活，而且DSP要完成圖像數(shù)據(jù)采集需要LVDS轉(zhuǎn)換電路實現(xiàn)差分信號的轉(zhuǎn)換或與FPGA共同完成，增加了電路復(fù)雜度。在復(fù)合視頻信號上疊加熱點外接矩形框雖然可用DSP本身的OSD功能，但是需要首先對紅外熱像儀的復(fù)合視頻進行解碼，這又增加了電路的復(fù)雜度。DSP對12位以上像素數(shù)據(jù)的處理對其也是一種挑戰(zhàn)。同時，DSP對圖像的處理采用串行處理方式，降低了圖像的處理速度，不能滿足一些實時性要求高的嵌入式應(yīng)用場合。
【實用新型內(nèi)容】
[0005]為了實現(xiàn)原始圖像數(shù)據(jù)的采集處理和在紅外熱像儀復(fù)合視頻信號上疊加告警目標外接矩形框，克服DSP處理器的不足，本實用新型提供了一種集成度高、電路簡單、處理速度快的基于FPGA的紅外熱成像熱點檢測告警裝置。
[0006]本實用新型采用的技術(shù)方案是:
[0007]一種紅外熱成像熱點檢測告警裝置，包括:紅外熱成像攝像機、智能分析板卡。
[0008]紅外熱成像攝像機，用于生成原始圖像，并輸出復(fù)合視頻信號和LVDS信號。
[0009]智能分析板卡，接收來自紅外熱成像攝像機的復(fù)合視頻信號和LVDS信號，用于完成LVDS信號的分析處理，同時將復(fù)合視頻信號傳輸給顯控終端，當(dāng)智能分析板卡分析LVDS信號檢測到告警目標時，智能分析板卡在復(fù)合視頻信號上疊加告警目標外接矩形框后將復(fù)合視頻信號傳輸給顯控終端，同時將告警目標個數(shù)和告警目標外接矩形框坐標值輸出給顯控終端，以在顯控終端顯示告警目標位置。
[0010]進一步的，智能分析板卡包括:FPGA、字符疊加電路、串行配置電路、SDRAM存儲器、串行通信電路。
[0011]FPGA，接收來自紅外熱成像攝像機的LVDS信號，完成對LVDS信號的分析處理，當(dāng)FPGA分析LVDS信號檢測到告警目標時，通過串行通信電路發(fā)送告警目標個數(shù)和告警目標外接矩形框坐標值給顯控終端；FPGA還接收來自字符疊加電路的行場同步信號，輸出字符控制信號給字符疊加電路。
[0012]字符疊加電路，接收來自紅外熱成像攝像機復(fù)合視頻信號，并生成行場同步信號發(fā)送給FPGA ;當(dāng)FPGA分析LVDS信號檢測到告警目標時，字符疊加電路在字符控制信號下在復(fù)合視頻信號上疊加告警目標外接矩形框，然后輸出疊加了告警目標外接矩形框的復(fù)合視頻信號給顯控終端。
[0013]串行配置電路，與FPGA的串行存儲EPCS單元連接，用于存儲FPGA配置數(shù)據(jù)、用戶程序映像及系統(tǒng)參數(shù)數(shù)據(jù)；系統(tǒng)參數(shù)包括包括二值化閾值、尖角數(shù)目閾值、告警目標大小范圍、告警串口反饋開關(guān)、告警框疊加開關(guān)和最多告警目標數(shù)量。
[0014]SDRAM存儲器，與FPGA的SDRAM控制單元連接，作為軟件程序運行空間和圖像存儲空間。
[0015]串行通信電路，與FPGA的異步串口 UART單元連接，還與顯控終端連接，實現(xiàn)TTL信號電平與RS232信號電平之間的轉(zhuǎn)換。
[0016]進一步的，F(xiàn)PGA包括圖像采集預(yù)處理單元、OSD單元、N1SII微處理器單元、SDRAM控制單元、Avalone總線單元、異步串口 UART單元、串行存儲EPCS單元、定時器Timer單元。
[0017]圖像采集預(yù)處理單元，采用硬件描述語言以硬件方式實現(xiàn)，并采用自定義外設(shè)連接在Avalone總線單元上，接收來自紅外熱成像攝像機的LVDS信號，用于將LVDS信號處理成熱點目標與圖像背景分離的二值化圖像數(shù)據(jù)，并將二值化圖像數(shù)據(jù)通過Avalone總線單元以DMA方式寫到SDRAM控制單元控制的的外部SDRAM存儲器中，完成二值化圖像數(shù)據(jù)寫操作后以發(fā)送中斷信號給N1SII微處理器單元。
[0018]N1SII微處理器單元，通過異步串口 UART單元接收顯控終端發(fā)送的串口命令，完成系統(tǒng)參數(shù)的設(shè)置，訪問存儲在外部SDRAM存儲器中的二值化圖像數(shù)據(jù)，通過連通域檢測算法掃描二值化圖像數(shù)據(jù)，完成對熱點目標大小、數(shù)目、外接矩形框特征的提取以及尖角的識別和尖角數(shù)目統(tǒng)計；同時判斷熱點目標外接矩形框大小和尖角數(shù)目，若熱點目標矩形框大小在設(shè)置范圍內(nèi)并尖角數(shù)目大于設(shè)定閾值，則該熱點目標為告警目標，N1SII微處理器單元將告警目標矩形框坐標值輸出給OSD單元，并通過異步串口 UART單元和串行通信電路將告警目標個數(shù)和告警目標外接矩形框坐標值發(fā)送給顯控終端；另外，N1SII微處理器單元，可通過Avalone總線單元訪問并控制圖像采集預(yù)處理單元和OSD單元。
[0019]OSD單元，用硬件描述語言以硬件方式實現(xiàn)，并采用自定義外設(shè)連接在Avalone總線單元上，接收來自N1SII微處理器單元的告警目標外接矩形框坐標值和字符疊加電路的行場同步信號，輸出字符控制信號給字符疊加電路；行場同步信號觸發(fā)OSD單元進行像素行列計數(shù)，并根據(jù)像素行列計數(shù)值和告警目標外接矩形框的四個行列邊界值控制輸出字符控制信號電平的高低。
[0020]異步串口 UART單元，與Avalone總線單元和串行通信電路連接，用于傳輸告警目標個數(shù)和告警目標外接矩形框坐標值給顯控終端。
[0021]SDRAM控制單元，與Avalone總線單元連接，用于外部SDRAM存儲器的讀寫時序控制和刷新操作。
[0022]串行存儲EPCS單元，與Avalone總線單元連接，還與外部串行配置電路連接，完成軟件程序的啟動；同時N1S II微處理器單元通過串行存儲EPCS單元實現(xiàn)對外部串行配置電路的讀寫訪問控制。
[0023]進一步的，圖像采集預(yù)處理單元包括LVDS接口模塊、數(shù)據(jù)串并轉(zhuǎn)換模塊、濾波模塊、圖像二值化模塊、總線寫主控制模塊、Avalone從端口模塊。
[0024]LVDS接口模塊，接收來自紅外熱成像攝像機的LVDS信號，將LVDS信號轉(zhuǎn)換成2路串行數(shù)據(jù)信號和I路同步信號。
[0025]數(shù)據(jù)串并轉(zhuǎn)換模塊，接收來自LVDS接口模塊的2路數(shù)據(jù)串并數(shù)據(jù)信號和I路同步信號，根據(jù)同步信號，將2路串并數(shù)據(jù)信號轉(zhuǎn)換成14位像素數(shù)據(jù)信號和像素數(shù)據(jù)有效信號，并產(chǎn)生幀起始信號。
[0026]濾波模塊，接收來自數(shù)據(jù)串并轉(zhuǎn)換模塊的14位像素數(shù)據(jù)信號和像素數(shù)據(jù)有效信號，采用二維中值濾波器濾除14位像素數(shù)據(jù)信號中的奇異干擾燥點。
[0027]圖像二值化模塊，接收來自濾波模塊的濾除奇異干擾燥點的14位像素數(shù)據(jù)信號和像素數(shù)據(jù)有效信號，采用像素值與像素值平均值差值法將14位像素數(shù)據(jù)信號轉(zhuǎn)換成熱點目標和圖像背景分離的二值化圖像數(shù)據(jù)。
[0028]總線寫主控制模塊，接收來自圖像二值化模塊的二值化圖像數(shù)據(jù)，通過Avalone總線單元以DMA方式直接將二值化圖像數(shù)據(jù)寫到SDRAM控制單元控制的外部SDRAM存儲器，完成二值化圖像數(shù)據(jù)寫操作后以發(fā)送中斷信號給N1SII微處理器單元。
[0029]Avalone從端口模塊，分別與Avalone總線單元、圖像二值化模塊、總線寫主控制模塊連接，用于定義圖像采集預(yù)處理單元的寄存器以及中斷信號，寄存器包括二值化閾值寄存器、寫地址寄存器、數(shù)據(jù)長度寄存器和外設(shè)控制寄存器。
[0030]進一步的，字符疊加電路包括:視頻放大電路、行場同步信號分離電路、模擬信號選擇電路。
[003