所揭示的實(shí)施例是針對(duì)于動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(DRAM)。更特定來(lái)說(shuō)，示范性實(shí)施例是針對(duì)于具有低電力自校正能力的嵌入式DRAM。

背景技術(shù)：
DRAM系統(tǒng)由于其構(gòu)造的簡(jiǎn)單性而提供低成本數(shù)據(jù)存儲(chǔ)解決方案。實(shí)質(zhì)上，DRAM單元是由開(kāi)關(guān)/晶體管以及電容器構(gòu)成從而以電荷為單位存儲(chǔ)信息。因此，DRAM單元的構(gòu)造較簡(jiǎn)單，與靜態(tài)隨機(jī)存取存儲(chǔ)器(SRAM)單元相比需要少得多的面積，且容易高密度地集成在存儲(chǔ)器陣列和嵌入式系統(tǒng)中。然而，因?yàn)殡娙萜魇锹╇姷?，所以存?chǔ)在電容器中的電荷需要被周期性地刷新，以便正確地保留所存儲(chǔ)的信息。對(duì)DRAM單元的周期性以及頻繁刷新的需要會(huì)消耗大量電力，且使得DRAM系統(tǒng)對(duì)低電力應(yīng)用沒(méi)有吸引力，盡管其成本較低也是如此。對(duì)DRAM單元的刷新操作非常耗電，因?yàn)槊慨?dāng)DRAM陣列中的單個(gè)DRAM單元需要被刷新時(shí)，所述單元所駐留的整個(gè)行就要被讀出且隨后被寫(xiě)回。當(dāng)DRAM單元在存儲(chǔ)器讀取/寫(xiě)入操作期間被讀出/寫(xiě)回時(shí)，DRAM單元被自動(dòng)刷新。然而，必須以某一最小頻率刷新DRAM單元，以便確保不會(huì)引入錯(cuò)誤。因此，當(dāng)存儲(chǔ)器讀取/寫(xiě)入操作在自從上次刷新DRAM單元以來(lái)的某一時(shí)間周期內(nèi)未發(fā)生時(shí)，或當(dāng)系統(tǒng)處于備用模式中時(shí)，可使用DRAM控制器來(lái)監(jiān)視刷新速率，且以所需的頻率執(zhí)行刷新循環(huán)。在常規(guī)存儲(chǔ)器讀取/寫(xiě)入操作之外的使用DRAM控制器執(zhí)行刷新還被稱作“自刷新”。通常，在自刷新模式中，在刷新循環(huán)的過(guò)程內(nèi)，DRAM陣列的每一行依序經(jīng)過(guò)讀出和寫(xiě)回過(guò)程。這些讀出和寫(xiě)回過(guò)程中的每一者啟動(dòng)字線、一對(duì)互補(bǔ)位線、讀出放大器等。刷新循環(huán)可能需要經(jīng)過(guò)調(diào)度以便使錯(cuò)誤最少化的最小頻率通常為約每秒數(shù)千刷新循環(huán)。DRAM陣列中可能發(fā)生的錯(cuò)誤可在廣義上被分類為軟錯(cuò)誤和硬錯(cuò)誤。軟錯(cuò)誤是歸因于在封裝嵌入式DRAM系統(tǒng)期間所引入的放射性污染物、宇宙射線、熱中子等而引起。軟錯(cuò)誤還容易受DRAM系統(tǒng)的操作的溫度影響，使得錯(cuò)誤在較高溫度下更可能發(fā)生。如果在DRAM單元中檢測(cè)到軟錯(cuò)誤，則可通過(guò)將正確的數(shù)據(jù)再寫(xiě)回到DRAM單元來(lái)糾 正軟錯(cuò)誤。然而，硬錯(cuò)誤是物理缺陷，且可能可歸因于(比如)制造缺陷。硬錯(cuò)誤通常難以糾正。用于錯(cuò)誤檢測(cè)和錯(cuò)誤校正的通常使用的技術(shù)包含錯(cuò)誤校正碼(ECC)位的使用。ECC位被引入到DRAM陣列中以作為與存儲(chǔ)于DRAM陣列中的數(shù)據(jù)相關(guān)的額外信息，例如奇偶性數(shù)據(jù)。通常針對(duì)DRAM陣列中的每一數(shù)據(jù)片段(例如，數(shù)據(jù)字節(jié))來(lái)計(jì)算一個(gè)或一個(gè)以上ECC位。ECC位可與數(shù)據(jù)并排地被存儲(chǔ)在DRAM陣列中。當(dāng)從DRAM陣列讀出包括若干數(shù)據(jù)片段的一行數(shù)據(jù)時(shí)，還讀出對(duì)應(yīng)的ECC位?？墒褂脤?duì)應(yīng)的ECC位對(duì)一行內(nèi)的數(shù)據(jù)片段中的每一者執(zhí)行錯(cuò)誤檢測(cè)。如果在一個(gè)或一個(gè)以上數(shù)據(jù)片段中檢測(cè)到錯(cuò)誤，可使用已知技術(shù)來(lái)校正所述錯(cuò)誤，且將包括正確的數(shù)據(jù)片段的整個(gè)行寫(xiě)回到DRAM陣列?？稍隈詈系角度胧紻RAM系統(tǒng)的處理器或CPU的引導(dǎo)下執(zhí)行上文所描述的方式的錯(cuò)誤檢測(cè)和校正?？煽吹?，錯(cuò)誤檢測(cè)和校正還涉及將對(duì)DRAM陣列執(zhí)行的讀出和寫(xiě)回操作。因此，錯(cuò)誤檢測(cè)和校正可與如由CPU或其它總線主控器起始的對(duì)存儲(chǔ)器的常規(guī)讀取/寫(xiě)入操作進(jìn)行組合。然而，將錯(cuò)誤檢測(cè)和校正的此方面與常規(guī)讀取/寫(xiě)入操作進(jìn)行整合會(huì)導(dǎo)致這些讀取/寫(xiě)入操作所需的等待時(shí)間延長(zhǎng)，這在高性能系統(tǒng)中可能是無(wú)法接受的。錯(cuò)誤檢測(cè)和校正在DRAM系統(tǒng)內(nèi)還可為自操縱的，這有時(shí)被稱作“自校正”。通常，將自校正和自刷新作為分開(kāi)的操作來(lái)執(zhí)行。因此，這些自刷新和自校正操作中的每一者的結(jié)果是消耗與讀出和寫(xiě)回到DRAM陣列相關(guān)聯(lián)的電力。一些技術(shù)試圖基于針對(duì)已知的自刷新頻率的錯(cuò)誤的可能性來(lái)裁定自校正的頻率。然而，即使通過(guò)此些解決方案，與每一自校正和自刷新操作相關(guān)聯(lián)的電力消耗也不會(huì)減少。眾所周知，相關(guān)聯(lián)的高電力消耗是嚴(yán)重的缺點(diǎn)，對(duì)于嵌入式系統(tǒng)以及電池供電的裝置來(lái)說(shuō)尤其如此。因此，此項(xiàng)技術(shù)中需要使各種存儲(chǔ)器讀取/寫(xiě)入操作、刷新操作以及錯(cuò)誤檢測(cè)和校正操作期間招致的DRAM陣列的電力消耗最少化。

技術(shù)實(shí)現(xiàn)要素：
示范性實(shí)施例是針對(duì)于用于對(duì)動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(DRAM)陣列的低電力組合式自刷新和自校正的系統(tǒng)和方法。舉例來(lái)說(shuō)，示范性實(shí)施例是針對(duì)于存取動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(DRAM)陣列的方法，所述方法包括：存取DRAM陣列的第一行的第一部分；以及分析所述第一部分以尋找一個(gè)或一個(gè)以上錯(cuò)誤，其中所述第一部分的位寬度小于所述第一行的位寬度。如果檢測(cè) 到一個(gè)或一個(gè)以上錯(cuò)誤，那么校正所述一個(gè)或一個(gè)以上錯(cuò)誤以形成經(jīng)校正第一部分，且將所述經(jīng)校正第一部分選擇性地寫(xiě)回到所述第一行。如果未檢測(cè)到錯(cuò)誤，那么防止將所述第一部分寫(xiě)回到所述第一行。另一示范性實(shí)施例是針對(duì)于一種動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(DRAM)陣列，其包括：第一行；以及用以檢測(cè)所述第一行的第一部分中的一個(gè)或一個(gè)以上錯(cuò)誤的邏輯，其中所述第一部分的位寬度小于所述第一行的位寬度。如果在所述第一部分中檢測(cè)到錯(cuò)誤，那么所述陣列包括用以校正所述錯(cuò)誤以便形成經(jīng)校正第一部分的邏輯，以及用以將所述經(jīng)校正第一部分選擇性地寫(xiě)回到所述第一行的邏輯。如果未檢測(cè)到錯(cuò)誤，那么所述陣列包括用以防止將所述第一部分寫(xiě)回到所述第一行的邏輯。又一示范性實(shí)施例是針對(duì)于一種動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(DRAM)陣列，其包括：用于存取DRAM陣列的第一行的第一部分的裝置；以及用于分析所述第一部分以尋找一個(gè)或一個(gè)以上錯(cuò)誤的裝置，其中所述第一部分的位寬度小于所述第一行的位寬度。如果檢測(cè)到一個(gè)或一個(gè)以上錯(cuò)誤，那么所述陣列包括用于校正所述一個(gè)或一個(gè)以上錯(cuò)誤以形成經(jīng)校正第一部分的裝置，以及用于將所述經(jīng)校正第一部分選擇性地寫(xiě)回到所述第一行的裝置。如果未檢測(cè)到錯(cuò)誤，那么所述陣列包括用于防止將所述第一部分寫(xiě)回到所述第一行的裝置。類似地，另一示范性實(shí)施例是針對(duì)于包括代碼的非暫時(shí)性計(jì)算機(jī)可讀存儲(chǔ)媒體，所述代碼在由處理器執(zhí)行時(shí)致使所述處理器執(zhí)行用于存取動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(DRAM)陣列的操作，所述非暫時(shí)性計(jì)算機(jī)可讀存儲(chǔ)媒體包括用于存取DRAM陣列的第一行的第一部分的代碼；以及用于分析所述第一部分以尋找一個(gè)或一個(gè)以上錯(cuò)誤的代碼，其中所述第一部分的位寬度小于所述第一行的位寬度。如果檢測(cè)到一個(gè)或一個(gè)以上錯(cuò)誤，那么所述非暫時(shí)性計(jì)算機(jī)可讀存儲(chǔ)媒體包括用于校正所述一個(gè)或一個(gè)以上錯(cuò)誤以形成經(jīng)校正第一部分的代碼，以及用于將所述經(jīng)校正第一部分選擇性地寫(xiě)回到所述第一行的代碼。如果未檢測(cè)到錯(cuò)誤，那么所述非暫時(shí)性計(jì)算機(jī)可讀存儲(chǔ)媒體包括用于防止將所述第一部分寫(xiě)回到所述第一行的代碼。又一示范性實(shí)施例是針對(duì)于存取動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(DRAM)陣列的方法，所述方法包括：用于存取DRAM陣列的第一行的第一部分的步驟；以及用于分析所述第一部分以尋找一個(gè)或一個(gè)以上錯(cuò)誤的步驟，其中所述第一部分的位寬度小于所述第一行的位寬度。如果檢測(cè)到一個(gè)或一個(gè)以上錯(cuò)誤，那么所述方法包括用于校正所述一個(gè)或一個(gè)以上錯(cuò)誤以形成經(jīng)校正第一部分的步驟，以及用于將所述經(jīng)校正第一部分選擇性地寫(xiě)回到所述第一行的步驟。如果未檢測(cè)到錯(cuò)誤，那么所述方法包括用于防止將所述第一部分寫(xiě) 回到所述第一行的步驟。附圖說(shuō)明呈現(xiàn)附圖來(lái)輔助對(duì)各種實(shí)施例的描述，且僅出于說(shuō)明實(shí)施例而非限制所述實(shí)施例的目的來(lái)提供附圖。圖1是常規(guī)DRAM單元的示意性說(shuō)明。圖2說(shuō)明根據(jù)所揭示的實(shí)施例的能夠?qū)嵤┑碗娏ψ运⑿潞妥孕Ｕ腄RAM系統(tǒng)。圖3是說(shuō)明示范性實(shí)施例中的自刷新/自校正操作中所涉及的各種過(guò)程之間的時(shí)序關(guān)系的時(shí)序圖。圖4A到C說(shuō)明用于針對(duì)不同操作溫度追蹤DRAM陣列中的錯(cuò)誤且在示范性實(shí)施例中針對(duì)特定操作溫度確定用于執(zhí)行自刷新/自校正操作的頻率的系統(tǒng)和方法。圖5是在示范性DRAM陣列中執(zhí)行自刷新/自校正操作的示范性方法中所執(zhí)行的操作的序列的流程圖說(shuō)明。圖6是展示其中可有利地使用本發(fā)明的實(shí)施例的示范性無(wú)線通信系統(tǒng)的框圖。具體實(shí)施方式在以下針對(duì)特定實(shí)施例的描述和相關(guān)圖式中揭示本發(fā)明的若干方面?？稍诓幻撾x本發(fā)明的范圍的情況下設(shè)計(jì)替代實(shí)施例。此外，將不會(huì)詳細(xì)描述各種實(shí)施例的眾所周知的元件，或?qū)⑹÷运鲈?，以免混淆本文中所論述的各種實(shí)施例的相關(guān)細(xì)節(jié)。詞語(yǔ)“示范性”在本文中用于意味著“充當(dāng)實(shí)例、個(gè)例或說(shuō)明”。本文中被描述為“示范性”的任何實(shí)施例不必被解釋為比其它實(shí)施例優(yōu)選或有利。同樣，術(shù)語(yǔ)“實(shí)施例”或“本發(fā)明的實(shí)施例”并非要求所有實(shí)施例均包含所論述的特征、優(yōu)點(diǎn)或操作模式。本文中所使用的術(shù)語(yǔ)僅出于描述特定實(shí)施例的目的且并不希望限制各種實(shí)施例。如在本文中所使用，除非上下文另外清楚地指示，否則希望單數(shù)形式“一”和“所述”也包含復(fù)數(shù)形式。將進(jìn)一步理解，術(shù)語(yǔ)“包括”和/或“包含”當(dāng)在本文中使用時(shí)指定所陳述的特征、整體、步驟、操作、元件和/或組件的存在，但不排除一個(gè)或一個(gè)以上其它特征、整體、步驟、操作、元件、組件和/或其群組的存在或添加。此外，根據(jù)待由(例如)計(jì)算裝置的元件執(zhí)行的動(dòng)作的序列來(lái)描述許多實(shí)施例。將認(rèn)識(shí)到，可由特定電路(例如，專用集成電路(ASIC))、由正由一個(gè)或一個(gè)以上處理器執(zhí)行的程序指令或由兩者的組合來(lái)執(zhí)行本文中所述的各種動(dòng)作。此外，可認(rèn)為本文中所述的這些動(dòng)作序列完全體現(xiàn)于任何形式的計(jì)算機(jī)可讀存儲(chǔ)媒體內(nèi)，所述計(jì)算機(jī)可讀存儲(chǔ)媒體 中已存儲(chǔ)一組對(duì)應(yīng)計(jì)算機(jī)指令，所述指令在被執(zhí)行時(shí)將致使相關(guān)聯(lián)的處理器執(zhí)行本文中所述的功能性。因此，本發(fā)明的各種方面可以許多不同形式來(lái)體現(xiàn)，所有所述形式均已涵蓋在所主張的標(biāo)的物的范圍內(nèi)。此外，對(duì)于本文中所述的實(shí)施例中的每一者來(lái)說(shuō)，任何所述實(shí)施例的對(duì)應(yīng)形式可在本文中被描述為(例如)“經(jīng)配置”以執(zhí)行所描述的動(dòng)作的“邏輯”。一般來(lái)說(shuō)，示范性實(shí)施例是針對(duì)于具有低電力自刷新和自校正能力的DRAM系統(tǒng)。不同于常規(guī)的DRAM系統(tǒng)，可將自刷新和自校正操作整合為組合操作，從而需要對(duì)DRAM系統(tǒng)的DRAM陣列中的減少的讀取和寫(xiě)入存取。組合式自刷新和自校正可與常規(guī)調(diào)度的由CPU或其它總線主控器引導(dǎo)的讀取和寫(xiě)入操作分開(kāi)地執(zhí)行，進(jìn)而確保這些常規(guī)調(diào)度的讀取和寫(xiě)入操作的等待時(shí)間不受影響。另外，可在自校正期間選擇性地執(zhí)行部分寫(xiě)回操作，使得如果在DRAM陣列的某一行中未檢測(cè)到錯(cuò)誤，那么防止寫(xiě)回?cái)?shù)據(jù)。此外，可將寫(xiě)回操作分段，使得僅需要校正的數(shù)據(jù)片段需要被寫(xiě)回到DRAM陣列，因此節(jié)省了對(duì)不需要校正的數(shù)據(jù)片段的不必要寫(xiě)回的電力。因此，如將在下文進(jìn)一步詳細(xì)地看到，在自刷新和自校正操作期間，除了用于步進(jìn)穿過(guò)DRAM陣列的每一行的行解碼器之外，可使用用于解析穿過(guò)DRAM陣列中的數(shù)據(jù)片段的列的精細(xì)調(diào)諧的邏輯。示范性實(shí)施例還可監(jiān)視DRAM系統(tǒng)的操作溫度，且進(jìn)而基于操作溫度來(lái)確定用于執(zhí)行自刷新和自校正操作的適當(dāng)頻率。將理解，雖然參考嵌入式DRAM陣列來(lái)描述實(shí)施例，但所揭示的系統(tǒng)和技術(shù)不限于嵌入式DRAM系統(tǒng)，而是可容易地?cái)U(kuò)展到獨(dú)立的DRAM系統(tǒng)，以及DRAM裝置的其它實(shí)施方案。現(xiàn)在參考圖1到5描述示范性DRAM系統(tǒng)。圖1說(shuō)明常規(guī)的DRAM單元100，其包括晶體管106和電容器108。晶體管106在字線102被激活時(shí)接通，且在位線/列線104上將信息傳遞到電容器108。其后，所述信息被存儲(chǔ)在電容器108中。參考圖2，展示嵌入式DRAM系統(tǒng)200。DRAM系統(tǒng)200包括由例如DRAM單元100等DRAM單元形成的DRAM陣列202。在說(shuō)明性實(shí)例中，將把DRAM陣列202描述為包括64位或八字節(jié)數(shù)據(jù)，字節(jié)0到字節(jié)7，其中在每一行中，針對(duì)每一字節(jié)數(shù)據(jù)添加一個(gè)ECC位。DRAM陣列202包括1K(1024)個(gè)此類行。然而，所揭示的實(shí)施例不應(yīng)被解釋為以任何方式被限于特定數(shù)據(jù)大小或ECC位。舉例來(lái)說(shuō)，DRAM陣列202可為較大的DRAM陣列(例如，由16個(gè)例如DRAM陣列202等陣列構(gòu)成的1MB陣列)的一部分，使得1MBDRAM陣列的一行具有數(shù)據(jù)大小為1KB(64位×16)的字線以及1K(1024) 個(gè)此類字線。1MB陣列的大小經(jīng)適當(dāng)擴(kuò)展以針對(duì)每64位或八字節(jié)數(shù)據(jù)包含8個(gè)ECC位。如圖2中所示，八個(gè)ECC位作為一個(gè)ECC字節(jié)與八個(gè)數(shù)據(jù)字節(jié)(字節(jié)0到字節(jié)7)并排地存儲(chǔ)在DRAM陣列202內(nèi)。所述八個(gè)數(shù)據(jù)字節(jié)可從例如CPU或其它總線主控器等外部源接收，且臨時(shí)存儲(chǔ)在輸入寄存器D_in220中。ECC字節(jié)可由ECC編碼器214計(jì)算。包括ECC字節(jié)連同八個(gè)數(shù)據(jù)字節(jié)(字節(jié)0到字節(jié)7)的72位字段可隨后通過(guò)使用寫(xiě)入驅(qū)動(dòng)器/IO讀出放大器206而被寫(xiě)入到DRAM陣列202中。行解碼器204可經(jīng)配置以通過(guò)對(duì)10位字段XRA[9:0]進(jìn)行解碼來(lái)激活DRAM陣列202內(nèi)的特定字線。1024或1K個(gè)字線可被所述字段XRA[9:0]編碼。為了節(jié)省電力，且防止不必要的雙態(tài)切換，對(duì)字線的激活可由字線控制邏輯WL控制208來(lái)門(mén)控。刷新計(jì)數(shù)器210包括行計(jì)數(shù)器240。行計(jì)數(shù)器240可經(jīng)配置以步進(jìn)穿過(guò)以XRA[9:0]編碼的值0到1023，以便在刷新循環(huán)內(nèi)依序激活DRAM陣列202中的每一字線。命令寄存器224可從CPU或其它總線主控器接收指令，且將所述指令傳遞到命令解碼器218。命令解碼器218可其后引導(dǎo)刷新計(jì)數(shù)器210使用命令“sref”在自刷新模式中執(zhí)行，其中刷新計(jì)數(shù)器210在每個(gè)自刷新循環(huán)中實(shí)質(zhì)上操作以致使行計(jì)數(shù)器240步進(jìn)穿過(guò)1024個(gè)字線中的每一字線?；蛘撸罱獯a器218可引導(dǎo)刷新計(jì)數(shù)器210基于在命令寄存器224處接收到的指令以及如從地址寄存器226導(dǎo)出的行地址來(lái)激活特定字線。組合參考圖1到2，激活字線230有效地激活耦合到字線230的每一DRAM單元100的晶體管106。導(dǎo)致激活字線的操作對(duì)于讀取和寫(xiě)入操作兩者來(lái)說(shuō)是常見(jiàn)的。通常，字線230上的刷新操作將涉及經(jīng)由被激活的晶體管106、列線104以及寫(xiě)入驅(qū)動(dòng)器/IO讀出放大器206從耦合到字線230的每一DRAM單元100的電容器108進(jìn)行讀出；將數(shù)據(jù)存儲(chǔ)在臨時(shí)存儲(chǔ)寄存器中；以及經(jīng)由列104和被激活的晶體管106將數(shù)據(jù)從臨時(shí)存儲(chǔ)寄存器寫(xiě)回到電容器108中。字線230在整個(gè)此刷新操作中被保持高。如下文進(jìn)一步詳細(xì)地描述，示范性實(shí)施例偏離此通常的刷新操作，因?yàn)楫?dāng)激活字線230時(shí)，還將自校正過(guò)程整合到刷新操作中，之后在刷新循環(huán)結(jié)束時(shí)將數(shù)據(jù)寫(xiě)回到DRAM陣列202中。示范性實(shí)施例也偏離通常的刷新操作，因?yàn)閮H以比整個(gè)字線230小的片段將數(shù)據(jù)選擇性地寫(xiě)回到DRAM陣列202中。此外，僅其中可檢測(cè)到錯(cuò)誤的數(shù)據(jù)片段可經(jīng)配置以被寫(xiě)回，以便節(jié)省電力?，F(xiàn)在參看圖2，刷新計(jì)數(shù)器210還包括列計(jì)數(shù)器250以用于步進(jìn)穿過(guò)DRAM陣列202的列。列計(jì)數(shù)器250可經(jīng)配置以使用經(jīng)編碼的位XCA[3:0]來(lái)步進(jìn)穿過(guò)包含ECC字節(jié)和八個(gè)數(shù)據(jù)字節(jié)(字節(jié)0到字節(jié)7)的九字節(jié)大小的列。寫(xiě)入驅(qū)動(dòng)器/IO讀出放大器206 可經(jīng)配置以基于如由XCA[3:0]指示的用于特定字節(jié)的列地址從字線230一次讀出一個(gè)字節(jié)。ECC字節(jié)可首先被讀出，且被單獨(dú)存儲(chǔ)以供與數(shù)據(jù)字節(jié)(字節(jié)0到字節(jié)7)結(jié)合使用?；蛘撸赏ㄟ^(guò)適當(dāng)?shù)嘏渲脤?xiě)入驅(qū)動(dòng)器/IO讀出放大器206而同時(shí)讀出字線230上的所有九個(gè)字節(jié)。一旦ECC字節(jié)和數(shù)據(jù)字節(jié)(字節(jié)0到字節(jié)7)被讀出，其便被發(fā)送到ECC解碼器216。ECC解碼器216經(jīng)配置以使用來(lái)自ECC字節(jié)的對(duì)應(yīng)ECC位檢測(cè)每一數(shù)據(jù)字節(jié)(字節(jié)0到字節(jié)7)中的錯(cuò)誤(如果有)?？墒褂糜糜谑褂肊CC位執(zhí)行錯(cuò)誤檢測(cè)的已知技術(shù)。如果在八個(gè)數(shù)據(jù)字節(jié)(字節(jié)0到字節(jié)7)中的任一者中檢測(cè)到錯(cuò)誤，那么ECC解碼器216可使用信號(hào)error_flag[8:0]標(biāo)志含有錯(cuò)誤的字節(jié)。error_flag[8:0]中的每一位可索引到特定數(shù)據(jù)字節(jié)(字節(jié)0到字節(jié)7)，從而指示曾在那個(gè)特定數(shù)據(jù)字節(jié)中檢測(cè)到錯(cuò)誤。邏輯塊自校正控制212總體上監(jiān)視錯(cuò)誤校正的過(guò)程。自校正控制212可由命令解碼器218基于在命令寄存器214處接收到的指令來(lái)控制，或自校正控制212可經(jīng)配置而以更自主的方式在自刷新操作期間執(zhí)行自校正。發(fā)送到刷新計(jì)數(shù)器210的相同命令“sref”可用于引導(dǎo)自校正控制212在自刷新模式期間執(zhí)行自校正。在一實(shí)施例中，在字線230在自刷新操作期間仍保持高時(shí)，自校正控制212可從ECC解碼器216接收信號(hào)error_flag[8:0]?；谧止?jié)0到字節(jié)7中的哪些字節(jié)(如果有)被標(biāo)志為含有錯(cuò)誤，自校正控制212可起始對(duì)可具有錯(cuò)誤的特定字節(jié)的選擇性校正和寫(xiě)回過(guò)程。舉例來(lái)說(shuō)，如果通過(guò)在信號(hào)error_flag[8:0]中斷言適當(dāng)?shù)奈?比如error_flag[0])而將字節(jié)0標(biāo)志為含有錯(cuò)誤，那么自校正控制212在僅斷言byte_ctrl[0]的情況下產(chǎn)生信號(hào)byte_ctrl[8:0]，以指示僅字節(jié)0在字節(jié)0已被校正后需要被寫(xiě)回到字線230中?？墒褂糜糜谛Ｕ褂肊CC位檢測(cè)到的錯(cuò)誤的已知技術(shù)，且將不在此處詳細(xì)描述所述技術(shù)。在一實(shí)施例中，ECC解碼器216可經(jīng)配置以在從自校正控制212接收到指示至少一個(gè)字節(jié)需要被寫(xiě)回的write_back信號(hào)后即刻校正字節(jié)0中的錯(cuò)誤。如果另一方面，ECC解碼器216先前在八個(gè)數(shù)據(jù)字節(jié)(字節(jié)0到字節(jié)7)中的任一者中尚未檢測(cè)到錯(cuò)誤，那么將取消斷言error_flag[8:0]的所有位，從而指示任何數(shù)據(jù)字節(jié)中都沒(méi)有錯(cuò)誤，且自校正控制212將取消斷言(或維持于取消斷言狀態(tài))write_back信號(hào)，從而指示將不需要執(zhí)行寫(xiě)回操作。在此情況下，信號(hào)byte_ctrl[8:0]還將停用對(duì)所有字節(jié)的寫(xiě)回。換句話說(shuō)，寫(xiě)回操作僅對(duì)可含有錯(cuò)誤的數(shù)據(jù)字節(jié)執(zhí)行，且如果在數(shù)據(jù)字節(jié)中的任一者中未檢測(cè)到錯(cuò)誤，那么沒(méi)有數(shù)據(jù)字節(jié)在自校正過(guò)程中被寫(xiě)回。在示范性實(shí)施例中，ECC解碼器216的包括正確數(shù)據(jù)(如果檢測(cè)到錯(cuò)誤，那么經(jīng)校正，且如果未檢測(cè)到錯(cuò)誤，那么不變)的輸出可存儲(chǔ)在臨時(shí)寄存器228中，且隨后在 byte_ctrl[8:0]的控制下經(jīng)由寫(xiě)入驅(qū)動(dòng)器/IO讀出放大器206被寫(xiě)回到字線230中。寫(xiě)入驅(qū)動(dòng)器/IO讀出放大器206被適當(dāng)配置以實(shí)現(xiàn)以字節(jié)大小片段的對(duì)數(shù)據(jù)的寫(xiě)回?？煽吹剑诮M合式自刷新和自校正操作期間，僅可能包括錯(cuò)誤的數(shù)據(jù)字節(jié)將被校正且被寫(xiě)回。一旦完成寫(xiě)回(如果有)，便取消斷言字線230。刷新計(jì)數(shù)器210引導(dǎo)行計(jì)數(shù)器240遞增到DRAM陣列202的下一行，且所述過(guò)程經(jīng)重復(fù)，直到所有1024個(gè)行都經(jīng)過(guò)組合式自刷新和自校正操作為止。將理解，通過(guò)從ECC解碼器216提取數(shù)據(jù)且使用寄存器D_out222從DRAM系統(tǒng)讀出數(shù)據(jù)，還可將服務(wù)外部讀取請(qǐng)求整合到以上過(guò)程中。用于各種過(guò)程的時(shí)序可源自系統(tǒng)時(shí)鐘，例如clk201?，F(xiàn)在參考圖3，展示詳述上文相對(duì)于自刷新和自校正所描述的各種過(guò)程之間的時(shí)序關(guān)系的示意時(shí)序圖。在時(shí)序圖300中，展示系統(tǒng)時(shí)鐘clk201的選定循環(huán)。從命令解碼器218接收命令304。在時(shí)刻330處，斷言命令sref306，從而實(shí)質(zhì)上激活組合式自刷新和自校正操作。在所說(shuō)明的實(shí)例中，在時(shí)刻340處經(jīng)由XRA[9:0]選擇字線WL310。在那個(gè)時(shí)間處，通過(guò)信號(hào)XCA[3:0]突出字線310中的八個(gè)數(shù)據(jù)字節(jié)的byte[k]。片刻之后，在時(shí)間344處激活位線BL&/BL308以便讀取byte[k]的特定位。ECC解碼器216接收byte[k]且檢測(cè)到byte[k]在由BL&/BL308選擇的位上包括錯(cuò)誤，通過(guò)在時(shí)間380處斷言所述位error_flag[k]，所述位被標(biāo)志到自校正控制212。自校正控制212斷言信號(hào)write_back(未展示)，且錯(cuò)誤解碼器216隨后校正所述錯(cuò)誤且將byte[k]的經(jīng)校正值存儲(chǔ)在寄存器228中。在時(shí)間390處，自校正控制212斷言byte_ctrl[k]，以便允許經(jīng)由寫(xiě)入驅(qū)動(dòng)器/IO讀出放大器206將存儲(chǔ)在寄存器228中的byte[k]的經(jīng)校正值寫(xiě)回到字線310。在時(shí)間350處，byte[k]中的錯(cuò)誤經(jīng)校正，如由位線BL&/BL308的值的改變所說(shuō)明。因此說(shuō)明了在自刷新期間在檢測(cè)到錯(cuò)誤時(shí)的自校正操作。繼續(xù)參考圖3，還說(shuō)明在未檢測(cè)到錯(cuò)誤時(shí)的所揭示實(shí)施例的操作。在時(shí)間360處，刷新循環(huán)繼續(xù)有效，且經(jīng)由XRA[9:0]選擇字線WL314。在時(shí)間364處激活byte[m](由XCA[3:0]選擇)的位線BL&/BL312以讀出byte[m]的位。然而，在此情況下，錯(cuò)誤解碼器216在byte[m]中未檢測(cè)到任何錯(cuò)誤。因此，未經(jīng)由信號(hào)error_flag[m]標(biāo)志任何錯(cuò)誤，且因此，未斷言對(duì)應(yīng)的write_back和byte_ctrl[m]，且隨后，在時(shí)間370處未執(zhí)行寫(xiě)回。因此，避免了無(wú)用的寫(xiě)回活動(dòng)，因?yàn)榇_定未檢測(cè)到錯(cuò)誤。如果在稍后時(shí)間點(diǎn)，在不同循環(huán)期間，在byte[m]中檢測(cè)到錯(cuò)誤，那么byte[m]被校正且同時(shí)還被刷新。因此，繼續(xù)參考圖3，示范性實(shí)施例包含存取DRAM陣列的方法，其包括：存取DRAM陣列的第一行(例如，字線WL310)的第一部分(例如，byte[k])，其中所述第一部分的位寬度小于所述第一行的位寬度；分析所述第一部分以尋找一個(gè)或一個(gè)以上錯(cuò)誤； 如果檢測(cè)到一個(gè)或一個(gè)以上錯(cuò)誤，那么校正所述一個(gè)或一個(gè)以上錯(cuò)誤以形成經(jīng)校正第一部分(例如，存儲(chǔ)在寄存器228中的byte[k]的經(jīng)校正值)；以及將所述經(jīng)校正第一部分選擇性地寫(xiě)回到所述第一行。將看到，示范性實(shí)施例通過(guò)防止對(duì)DRAM陣列202的不必要的昂貴的寫(xiě)回操作而給予顯著的電力節(jié)省。此外，實(shí)施例將DRAM陣列中的自刷新和自校正兩個(gè)操作組合為其中共享讀出和寫(xiě)回(如果有)的有效整合的操作。還通過(guò)將每一字線分段且執(zhí)行選擇性寫(xiě)回而獲取電力節(jié)省。將了解，所揭示的技術(shù)招致極小的硬件開(kāi)銷且不影響由CPU或其它總線主控器在DRAM陣列上調(diào)度的常規(guī)讀取/寫(xiě)入操作的等待時(shí)間，因?yàn)榻M合式自刷新和自校正操作是獨(dú)立于此些常規(guī)讀取/寫(xiě)入操作執(zhí)行的?，F(xiàn)在描述用于根據(jù)嵌入式DRAM系統(tǒng)200的操作溫度來(lái)修整自刷新和自校正操作的頻率的進(jìn)一步實(shí)施例。有利地認(rèn)識(shí)到，操作溫度可對(duì)DRAM陣列202中的錯(cuò)誤的發(fā)生頻率起到重要作用。一般來(lái)說(shuō)，錯(cuò)誤的數(shù)目可能隨著操作溫度的增加而增加。通過(guò)改變操作溫度而在大量自刷新/自校正循環(huán)內(nèi)從error_flag[8:0]采出的數(shù)據(jù)可揭露錯(cuò)誤數(shù)目與溫度之間的統(tǒng)計(jì)關(guān)系。一旦已確定可能在某一溫度下發(fā)生的錯(cuò)誤的數(shù)目，便可確定那個(gè)溫度下的使錯(cuò)誤最少化的執(zhí)行自刷新/自校正操作的最佳頻率。應(yīng)認(rèn)識(shí)到，不同的系統(tǒng)在給定操作溫度下會(huì)不同地傾向于出現(xiàn)錯(cuò)誤。現(xiàn)在參考圖4A到4C，說(shuō)明用以根據(jù)操作溫度來(lái)最佳地修整自刷新/自校正循環(huán)的頻率的智能系統(tǒng)。舉例來(lái)說(shuō)，圖4C說(shuō)明一表格，其基于DRAM系統(tǒng)對(duì)錯(cuò)誤的易感性而將DRAM系統(tǒng)分類。信號(hào)error_info[l:0]是根據(jù)error_flag[8:0]確定，且基于給定操作溫度下的錯(cuò)誤的數(shù)目而在廣義上將DRAM系統(tǒng)分類為四個(gè)類別。在圖4C的實(shí)例中，將0到4個(gè)錯(cuò)誤分類為“正?！盨REF模式。SREF模式涉及需要執(zhí)行自刷新/自校正循環(huán)以使錯(cuò)誤最少化的頻率。類似地，圖4C的表格基于由error_info[l:0]指示的錯(cuò)誤的數(shù)目而將SREF模式分類為“保守1”、“保守2”以及“極端”。每一SREF模式涉及給定溫度下的特定頻率，其可根據(jù)圖4B的圖表適當(dāng)?shù)卮_定。參考圖4B，展示了說(shuō)明針對(duì)每一SREF模式的自刷新內(nèi)部周期與溫度之間的關(guān)系的圖表?？蓪?duì)應(yīng)的自刷新/自校正頻率確定為自刷新內(nèi)部周期的倒數(shù)?，F(xiàn)在參考圖4A，展示了用于基于從圖4B到4C獲得的信息來(lái)調(diào)整來(lái)自圖2的DRAM系統(tǒng)200上的自刷新/自校正循環(huán)的頻率的系統(tǒng)。錯(cuò)誤計(jì)數(shù)器406通過(guò)累加并研究預(yù)定大量的自刷新/自校正循環(huán)內(nèi)的error_flag[8:0]而輸出error_info[l:0]。溫度傳感器408確定DRAM系統(tǒng)200的操作溫度。內(nèi)部振蕩器402提供基線頻率，所述基線頻率可由分頻器404調(diào)整。分頻器404分別從錯(cuò)誤計(jì)數(shù)器406和溫度傳感器408接收error_info[l:0]和操 作溫度，且基于圖4C的表格以及圖4B的圖表來(lái)確定用于執(zhí)行DRAM系統(tǒng)200上的自刷新/自校正循環(huán)的頻率。此信息隨后被翻譯成圖2的時(shí)鐘201，從而適當(dāng)?shù)乜刂艱RAM系統(tǒng)200的自刷新/自校正循環(huán)。將了解，實(shí)施例包含用于執(zhí)行本文中所揭示的過(guò)程、功能和/或算法的各種方法。舉例來(lái)說(shuō)，如圖5中所說(shuō)明，一實(shí)施例可包含起始DRAM陣列中的自刷新/自校正循環(huán)的方法(方框502)。舉例來(lái)說(shuō)，通過(guò)使用行計(jì)數(shù)器，確定第一行的行地址，且激活所述第一行(方框504)。接下來(lái)，舉例來(lái)說(shuō)，通過(guò)使用列計(jì)數(shù)器，確定列地址，且使用所述列地址從被激活的第一行讀取第一字，其中一字可包括一個(gè)或一個(gè)以上字節(jié)(方框506)。在方框508中，對(duì)第一字執(zhí)行ECC解碼和錯(cuò)誤檢測(cè)。在方框510中，如果檢測(cè)到錯(cuò)誤，那么所述方法進(jìn)入方框512。在方框512中，所述錯(cuò)誤被校正，且執(zhí)行第一字到其原始位置的部分寫(xiě)回，且所述方法繼續(xù)到方框514。如果在方框510中未檢測(cè)到錯(cuò)誤，那么不執(zhí)行寫(xiě)回，且所述方法進(jìn)入方框514。在方框514處，檢查列地址以查看其是否正指向第一行的最后一個(gè)字。如果在方框514處，確定未到達(dá)第一行的最后一個(gè)字，那么在方框518中，增加列地址以指向第一行的下一字，且所述方法從方框506開(kāi)始重復(fù)。如果在方框514處，確定到達(dá)第一行的最后一個(gè)字，那么在方框516處，遞增行地址。在方框520處，確定是否到達(dá)DRAM陣列的最后一行，且如果沒(méi)有，那么所述方法從方框504開(kāi)始重復(fù)。如果在方框520處，確定到達(dá)最后一個(gè)行地址，那么在方框502處開(kāi)始的自刷新/自校正循環(huán)在方框522中結(jié)束。所屬領(lǐng)域的技術(shù)人員將了解，可使用多種不同技術(shù)及技藝中的任一者來(lái)表示信息及信號(hào)。舉例來(lái)說(shuō)，可由電壓、電流、電磁波、磁場(chǎng)或磁粒子、光場(chǎng)或光粒子或其任何組合來(lái)表示在整個(gè)以上描述中參考的數(shù)據(jù)、指令、命令、信息、信號(hào)、位、符號(hào)及碼片。此外，所屬領(lǐng)域的技術(shù)人員將了解，結(jié)合本文中所揭示的實(shí)施例而描述的各種說(shuō)明性邏輯塊、模塊、電路及算法步驟可實(shí)施為電子硬件、計(jì)算機(jī)軟件或兩者的組合。為清楚說(shuō)明硬件與軟件的此互換性，上文已大致關(guān)于其功能性而描述了各種說(shuō)明性組件、塊、模塊、電路及步驟。所述功能性是實(shí)施為硬件還是軟件取決于特定應(yīng)用及強(qiáng)加于整個(gè)系統(tǒng)的設(shè)計(jì)約束。所屬領(lǐng)域的技術(shù)人員可針對(duì)每一特定應(yīng)用以不同方式來(lái)實(shí)施所描述的功能性，但所述實(shí)施方案決策不應(yīng)被解釋為會(huì)導(dǎo)致脫離本發(fā)明的范圍。結(jié)合本文中所揭示的實(shí)施例而描述的方法、序列及/或算法可直接體現(xiàn)于硬件中、由處理器執(zhí)行的軟件模塊中或兩者的組合中。軟件模塊可駐留在RAM存儲(chǔ)器、快閃存儲(chǔ)器、ROM存儲(chǔ)器、EPROM存儲(chǔ)器、EEPROM存儲(chǔ)器、寄存器、硬盤(pán)、可裝卸磁盤(pán)、CD-ROM，或此項(xiàng)技術(shù)中已知的任一其它形式的存儲(chǔ)媒體中。示范性存儲(chǔ)媒體耦合到處 理器，使得處理器可從存儲(chǔ)媒體讀取信息并將信息寫(xiě)入到存儲(chǔ)媒體。在替代方案中，存儲(chǔ)媒體可與處理器成一體式。因此，一實(shí)施例可包含一種計(jì)算機(jī)可讀媒體，所述計(jì)算機(jī)可讀媒體體現(xiàn)一種用于通過(guò)將自校正操作整合在自刷新循環(huán)內(nèi)來(lái)存取DRAM陣列并執(zhí)行低電力自校正的方法。因此，各種實(shí)施例不限于所說(shuō)明的實(shí)例，且用于執(zhí)行本文中所描述的功能性的任何裝置包含于各種實(shí)施例中。圖6說(shuō)明其中可有利地使用本發(fā)明的實(shí)施例的示范性無(wú)線通信系統(tǒng)600。出于說(shuō)明的目的，圖6展示三個(gè)遠(yuǎn)程單元620、630和650以及兩個(gè)基站640。在圖6中，將遠(yuǎn)程單元620展示為移動(dòng)電話，將遠(yuǎn)程單元630展示為便攜式計(jì)算機(jī)，且將遠(yuǎn)程單元650展示為無(wú)線本地環(huán)路系統(tǒng)中的固定位置遠(yuǎn)程單元。舉例來(lái)說(shuō)，遠(yuǎn)程單元可為移動(dòng)電話、手持式個(gè)人通信系統(tǒng)(PCS)單元、例如個(gè)人數(shù)據(jù)助理等便攜式數(shù)據(jù)單元，具備GPS功能的裝置、導(dǎo)航裝置、機(jī)頂盒、音樂(lè)播放器、視頻播放器、娛樂(lè)單元、例如儀表讀取設(shè)備等固定位置數(shù)據(jù)單元，或者存儲(chǔ)或檢索數(shù)據(jù)或計(jì)算機(jī)指令的任何其它裝置，或其任何組合。盡管圖6說(shuō)明根據(jù)本發(fā)明的教示的遠(yuǎn)程單元，但本發(fā)明不限于這些示范性所說(shuō)明單元。本發(fā)明的實(shí)施例可合適地用于包含包括存儲(chǔ)器的有源集成電路及用于測(cè)試及特性化的芯片上電路的任何裝置中。上文揭示的裝置和方法通常被設(shè)計(jì)且被配置到存儲(chǔ)于計(jì)算機(jī)可讀媒體上的GDSII和GERBER計(jì)算機(jī)文件中。這些文件又被提供到基于這些文件來(lái)制造裝置的制造處置機(jī)。所得產(chǎn)品為半導(dǎo)體晶片，其接著被切割成半導(dǎo)體裸片且封裝成半導(dǎo)體芯片。所述芯片接著用于上文所描述的裝置中。雖然前述揭示內(nèi)容展示說(shuō)明性實(shí)施例，但應(yīng)注意，可在不脫離如所附權(quán)利要求書(shū)界定的本發(fā)明的范圍的情況下，在本文中做出各種改變和修改。無(wú)需以任何特定次序來(lái)執(zhí)行根據(jù)本文中所描述的各種實(shí)施例的方法權(quán)利要求的功能、步驟和/或動(dòng)作。此外，盡管可能以單數(shù)形式描述或主張各種所揭示實(shí)施例的元件，但除非明確規(guī)定限于單數(shù)形式，否則還涵蓋復(fù)數(shù)形式。