本發(fā)明構(gòu)思涉及測(cè)試電阻型存儲(chǔ)器電路，且更具體地涉及應(yīng)力（stress）測(cè)試、保持力（retention）測(cè)試、功能性測(cè)試和快速測(cè)試初始化，且用于提高存儲(chǔ)器電路的可靠性。

背景技術(shù)：
電阻型存儲(chǔ)器包含新一代的非易失性存儲(chǔ)器，且對(duì)于最終替代諸如閃存、可擦除可編程只讀存儲(chǔ)器（EPROM）等的傳統(tǒng)非易失性存儲(chǔ)器這一點(diǎn)，人們期望它變成主導(dǎo)事件。人們期望電阻型存儲(chǔ)器也能夠最終替代諸如動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(DRAM)、靜態(tài)隨機(jī)存取存儲(chǔ)器（SRAM）之類的傳統(tǒng)易失性存儲(chǔ)器和其他類似的易失性存儲(chǔ)器技術(shù)。在傳統(tǒng)易失性存儲(chǔ)器技術(shù)遭受無法永久地存儲(chǔ)數(shù)據(jù)的問題的同時(shí)，傳統(tǒng)非易失性存儲(chǔ)器技術(shù)可能遭受性能和長(zhǎng)期可靠性問題。另一方面，電阻型存儲(chǔ)器擁有閃存和DRAM的許多最可取特征，而沒有許多缺點(diǎn)。電阻型存儲(chǔ)器可以包括例如自旋轉(zhuǎn)移力矩（STT）磁阻隨機(jī)存取存儲(chǔ)器（MRAM）、（非STT種類的）MRAM、相變RAM、憶阻器RAM、ReRAM、CBRAM等。通過將非易失性存儲(chǔ)器的永久存儲(chǔ)優(yōu)點(diǎn)與DRAM或其它易失性類型存儲(chǔ)器的高性能和可靠性特性相結(jié)合，電阻型存儲(chǔ)器在市場(chǎng)中占據(jù)重要角色。在進(jìn)入該領(lǐng)域之前，必須測(cè)試存儲(chǔ)器電路。否則，存儲(chǔ)器單元初期的失敗率將會(huì)是令人無法接受的高。這樣的失敗對(duì)于計(jì)算機(jī)設(shè)備、嵌入式設(shè)備、軟件算法等可能是破壞性的。隨著存儲(chǔ)器電路的尺寸和密度增加，有效、徹底和高效的測(cè)試的重要性成比例地增加。最簡(jiǎn)潔形式的電阻型存儲(chǔ)器單元包括可變電阻器和晶體管。使用標(biāo)準(zhǔn)慣例，低電阻狀態(tài)被定義為邏輯“0”，或者低邏輯狀態(tài)，且高電阻狀態(tài)被定義為邏輯“1”，或者高邏輯狀態(tài)。將會(huì)理解，例如，可以使用其他慣例，其中低電阻狀態(tài)被定義為邏輯“1”，高電阻狀態(tài)被定義為邏輯“0”。電阻型存儲(chǔ)器單元被設(shè)計(jì)成具有臨界切換電壓或電流。例如，當(dāng)足夠的電流通過單元以便滿足切換電流電平時(shí)，單元將典型地從一個(gè)邏輯值切換到另一個(gè)邏輯值。將單元從高邏輯狀態(tài)切換到邏輯低狀態(tài)，或者將單元從低邏輯狀態(tài)切換到高邏輯狀態(tài)是可能的。換句話說，切換電壓或電流將存儲(chǔ)器單元從“1”切換到“0”或者反之亦然，是存在一定的概率的。在一些情況下，當(dāng)嘗試讀或?qū)懘鎯?chǔ)器單元時(shí)可能發(fā)生錯(cuò)誤。例如，當(dāng)讀存儲(chǔ)器單元時(shí)，有時(shí)當(dāng)不期望切換時(shí)單元會(huì)偶然地切換。當(dāng)存儲(chǔ)器單元數(shù)據(jù)在讀操作期間非故意地改變時(shí)，存儲(chǔ)器單元的讀干擾會(huì)發(fā)生。當(dāng)存儲(chǔ)器單元的讀錯(cuò)誤率不尋常地高時(shí)，讀干擾往往發(fā)生。當(dāng)寫存儲(chǔ)器單元時(shí)，有時(shí)單元期望切換時(shí)而并不進(jìn)行切換。當(dāng)存儲(chǔ)器單元的寫錯(cuò)誤率不尋常地高時(shí)，寫錯(cuò)誤發(fā)生。一些存儲(chǔ)器單元可以展現(xiàn)比其它設(shè)備更高的錯(cuò)誤率。如果存儲(chǔ)器設(shè)備的累積錯(cuò)誤率太高，則存儲(chǔ)器設(shè)備不能進(jìn)行生產(chǎn)。傳統(tǒng)的測(cè)試方法可能對(duì)于DRAM、閃存和其它傳統(tǒng)存儲(chǔ)器有效，但是一般無法轉(zhuǎn)移到電阻型存儲(chǔ)器，它們也無法有助于諸如STT-MRAM的電阻性存儲(chǔ)器的獨(dú)特物理特性。而且，隨著電阻型存儲(chǔ)器當(dāng)尺寸和密度繼續(xù)增加，有效測(cè)試電阻型存儲(chǔ)器的難度及其花費(fèi)的時(shí)間也增加。令人期望的是應(yīng)用大批量并行篩選來降低測(cè)試時(shí)間和成本。還令人期望的是提供用于保持力測(cè)試、功能性測(cè)試、快速初始化以及用于提高存儲(chǔ)器電路的可靠性的技術(shù)。

技術(shù)實(shí)現(xiàn)要素：
根據(jù)本發(fā)明構(gòu)思的一個(gè)實(shí)施例，一種方法包括：將多個(gè)電阻型存儲(chǔ)器單元的位線耦接到恒流驅(qū)動(dòng)器，并且將存儲(chǔ)器單元的源極線耦接到公共平面電壓（VCP）焊盤（pad）或外部管腳；當(dāng)恒流驅(qū)動(dòng)器將位線拉到地電壓電平時(shí)，保持VCP焊盤或外部管腳為測(cè)試寫電壓電平達(dá)一與測(cè)試寫脈沖寬度關(guān)聯(lián)的時(shí)間段；并行驅(qū)動(dòng)第一寫測(cè)試電流以第一方向流經(jīng)存儲(chǔ)器單元，以便將第一數(shù)據(jù)寫入存儲(chǔ)器單元；當(dāng)恒流驅(qū)動(dòng)器將位線拉到測(cè)試寫電壓電平時(shí)，保持VCP焊盤或外部管腳為地電壓電平達(dá)測(cè)試寫脈沖寬度或時(shí)間；和并行驅(qū)動(dòng)第二寫測(cè)試電流以第二方向流經(jīng)存儲(chǔ)器單元，以便將第二數(shù)據(jù)寫入存儲(chǔ)器單元，所述第二方向與第一方向相反，所述第二數(shù)據(jù)與第一數(shù)據(jù)相反。根據(jù)另一個(gè)示例實(shí)施例，提供了一種存儲(chǔ)器設(shè)備，包括：多個(gè)電阻型存儲(chǔ)器單元；內(nèi)部模擬電壓生成器；公共平面電壓（VCP）焊盤或外部管腳；開關(guān)，被配置成響應(yīng)于第一測(cè)試控制信號(hào)來選擇將要耦接到存儲(chǔ)器單元的源極線的內(nèi)部模擬電壓生成器或VCP焊盤或外部管腳；恒流驅(qū)動(dòng)器；和與多條位線中的每一條關(guān)聯(lián)的晶體管，每個(gè)晶體管被配置成響應(yīng)于第二測(cè)試控制信號(hào)將位線的每一條耦接到恒流驅(qū)動(dòng)器。根據(jù)又一個(gè)示例實(shí)施例，提供了一種包括電阻型存儲(chǔ)器單元陣列和可測(cè)試性設(shè)計(jì)（designfortestDFT）電路的存儲(chǔ)器設(shè)備。所述DFT電路可以包括：恒流驅(qū)動(dòng)器，被配置成利用第一測(cè)試寫電流電平以第一方向和利用第二測(cè)試寫電流電平以第二方向驅(qū)動(dòng)存儲(chǔ)器單元陣列的位線；和寫脈沖寬度控制電路，被配置成將多個(gè)測(cè)試控制信號(hào)提供給恒流驅(qū)動(dòng)器。從參考附圖繼續(xù)的示例實(shí)施例的下列詳細(xì)描述，本發(fā)明的前面和其它特征和優(yōu)點(diǎn)將變得更加容易明顯。附圖說明圖1是根據(jù)本發(fā)明構(gòu)思的實(shí)施例的存儲(chǔ)器測(cè)試系統(tǒng)的示例方框圖，該存儲(chǔ)器測(cè)試系統(tǒng)包括具有可測(cè)試性設(shè)計(jì)（DFT）電路的存儲(chǔ)器設(shè)備，所述可測(cè)試性設(shè)計(jì)電路用于測(cè)試存儲(chǔ)器陣列的存儲(chǔ)器單元。圖2A和圖2B是圖1的存儲(chǔ)器設(shè)備的存儲(chǔ)器陣列中包括的示例STT-MRAM存儲(chǔ)器單元的示意圖。圖3A和圖3B是根據(jù)本發(fā)明構(gòu)思的一些實(shí)施例的包括快速錯(cuò)誤應(yīng)力測(cè)試電路的圖1的存儲(chǔ)器設(shè)備的DFT電路的示例方框圖。圖4是根據(jù)本發(fā)明構(gòu)思的一個(gè)實(shí)施例的存儲(chǔ)器塊和子塊的示例方框圖。圖5是根據(jù)本發(fā)明構(gòu)思的另一實(shí)施例的包括快速錯(cuò)誤應(yīng)力測(cè)試電路的圖1的存儲(chǔ)器設(shè)備的DFT電路的示例方框圖。圖6是根據(jù)本發(fā)明構(gòu)思的一些實(shí)施例的可以包括在圖1的DFT電路中的寫脈沖寬度控制電路的示例方框圖。圖7A和7B是根據(jù)本發(fā)明構(gòu)思的一些實(shí)施例的用于存儲(chǔ)器單元的大批量（massive）并行測(cè)試的技術(shù)的流程圖。圖8是根據(jù)本發(fā)明構(gòu)思的實(shí)施例的包括存儲(chǔ)器設(shè)備和自動(dòng)化測(cè)試裝置（ATE）的存儲(chǔ)器測(cè)試系統(tǒng)的示例方框圖，所述自動(dòng)化測(cè)試裝置具有用于測(cè)試存儲(chǔ)器陣列的存儲(chǔ)器單元的可測(cè)試性設(shè)計(jì)（DFT）電路。圖9是根據(jù)本發(fā)明構(gòu)思的實(shí)施例的包括具有DFT電路的電阻型存儲(chǔ)器設(shè)備的計(jì)算系統(tǒng)的方框圖。具體實(shí)施方式現(xiàn)在將對(duì)本發(fā)明的實(shí)施例進(jìn)行詳細(xì)參考，本發(fā)明的示例圖示于附圖中。在下列詳細(xì)描述中，闡述許多特定細(xì)節(jié)以便能夠透徹理解本發(fā)明。然而，將會(huì)理解，本領(lǐng)域普通技術(shù)人員沒有這些特定細(xì)節(jié)也可以實(shí)踐本發(fā)明。在其它實(shí)例中，沒有詳細(xì)描述已知方法、過程、組件、電路和網(wǎng)絡(luò)，以便避免不必要地模糊實(shí)施例的各方面。將會(huì)理解，盡管此處可以使用第一、第二等來描述不同元件，但是這些元件不應(yīng)受這些術(shù)語(yǔ)限制。這些術(shù)語(yǔ)僅用于進(jìn)行彼此區(qū)分。例如，第一電路可稱為第二電路，以及類似地，第二電路可稱為第一電路，而不背離本發(fā)明的范疇。此處本發(fā)明的說明書中使用的術(shù)語(yǔ)僅用于描述特定實(shí)施例的目的，而不是要限制本發(fā)明。如本發(fā)明的說明書和所附權(quán)利要求書中使用的，單數(shù)形式“一”、“一個(gè)”和“所述”也要包含復(fù)數(shù)形式，除非上下文明確作出另外的指示。還應(yīng)該進(jìn)一步理解：此處所使用的術(shù)語(yǔ)“和/或”是指涵蓋一個(gè)或多個(gè)相關(guān)聯(lián)列出的項(xiàng)目的任何和全部可能組合。將進(jìn)一步理解：當(dāng)在本說明書中使用時(shí)，術(shù)語(yǔ)“包含”和/或“包括”指明存在所聲明的特征、整數(shù)、步驟、操作、元件、和/或組件，但是不排除存在或附加一或多個(gè)其他特征、整數(shù)、步驟、操作、元件、組件，和/或其的組。附圖的組件和特征不必按比例繪制。圖1是包括存儲(chǔ)器設(shè)備105和自動(dòng)化測(cè)試裝置120的存儲(chǔ)器測(cè)試系統(tǒng)100的示例方框圖。參考圖1，存儲(chǔ)器設(shè)備105包括存儲(chǔ)器單元陣列110、數(shù)據(jù)I/O電路170、地址譯碼器180和控制邏輯190。根據(jù)本發(fā)明構(gòu)思的實(shí)施例，控制邏輯190可以包括用于測(cè)試存儲(chǔ)器單元陣列110的存儲(chǔ)器單元的可測(cè)試性設(shè)計(jì)（DFT）電路115。參考圖1，存儲(chǔ)器單元陣列110可以具有多個(gè)存儲(chǔ)器單元MC30，每個(gè)存儲(chǔ)器單元MC30存儲(chǔ)一個(gè)或多個(gè)數(shù)據(jù)位。存儲(chǔ)器單元MC可以連接到多條字線WL、多條源極線SL和多條位線BL。地址譯碼器180可以經(jīng)由字線WL和源極線SL連接到存儲(chǔ)器單元陣列110。地址譯碼器180可以響應(yīng)于控制邏輯190的控制而操作。地址譯碼器180可以解碼輸入地址以便選擇字線WL和源極線SL。地址譯碼器180可以從控制邏輯190接收電源（例如電壓或電流）以便將其提供給被選或未被選的字線。數(shù)據(jù)輸入/輸出電路170可以經(jīng)由位線BL連接到存儲(chǔ)器單元陣列110。數(shù)據(jù)輸入/輸出電路170可以響應(yīng)于控制邏輯190的控制而操作。數(shù)據(jù)輸入/輸出電路170可以響應(yīng)于來自地址譯碼器180的位線選擇信號(hào)（未示出）來選擇位線。數(shù)據(jù)輸入/輸出電路170可以從控制邏輯190接收電源（例如電壓或電流）以便將其提供給被選的位線?？刂七壿?90可被配置成控制存儲(chǔ)器設(shè)備105的整體操作?？刂七壿?90可被提供有外部電源和/或控制信號(hào)?？刂七壿?90可以使用外部電源而生成內(nèi)部操作所需的電源。控制邏輯190可以響應(yīng)于控制信號(hào)而控制讀、寫和/或擦除操作。根據(jù)本發(fā)明構(gòu)思的實(shí)施例，控制邏輯190可以包括用于測(cè)試存儲(chǔ)器單元陣列110的存儲(chǔ)器單元的可測(cè)試性設(shè)計(jì)（DFT）電路115。圖2A和2B是圖1的存儲(chǔ)器設(shè)備105的存儲(chǔ)器單元陣列110中包括的示例STT-MRAM存儲(chǔ)器單元30的示意圖。圖3A和3B是根據(jù)本發(fā)明構(gòu)思的一些實(shí)施例的包括快速錯(cuò)誤應(yīng)力測(cè)試電路的圖1的存儲(chǔ)器設(shè)備105的DFT電路115的示例方框圖?，F(xiàn)在參考圖1-3B。此處描述的本發(fā)明構(gòu)思的實(shí)施例可被用來篩選出具有高錯(cuò)誤率和較差保持力的存儲(chǔ)器位。如圖1中所示，存儲(chǔ)器設(shè)備105可以包括例如存儲(chǔ)器單元陣列110和DFT電路115。DFT電路115可被設(shè)計(jì)成存儲(chǔ)器核心。可選地，自動(dòng)化測(cè)試裝置（ATE）120可以耦接到存儲(chǔ)器設(shè)備105以便輔助測(cè)試存儲(chǔ)器設(shè)備105。如上所述，在一些實(shí)施例中，DFT電路115被內(nèi)置在存儲(chǔ)器設(shè)備105中。在替換的實(shí)施例中，DFT電路115或DFT電路的部分位于ATE120或其它主機(jī)側(cè)系統(tǒng)中。寫測(cè)試電流可以通過多個(gè)存儲(chǔ)器單元被同時(shí)驅(qū)動(dòng)，然后被檢驗(yàn)，之后寫測(cè)試電流可以通過多個(gè)存儲(chǔ)器單元以相反方向被同時(shí)驅(qū)動(dòng)，然后被檢驗(yàn)。對(duì)多個(gè)存儲(chǔ)器單元并行地大量寫的能力提供了簡(jiǎn)單有效的測(cè)試初始化。換句話說，如下面進(jìn)一步詳細(xì)所述，根據(jù)存儲(chǔ)器密度，相同數(shù)據(jù)可以大規(guī)模地并行地寫入一個(gè)或多個(gè)被選塊，或者可替換地，被寫入到所有存儲(chǔ)器塊（例如整個(gè)存儲(chǔ)器設(shè)備的多個(gè)存儲(chǔ)器單元）。而且，讀干擾測(cè)試電流可以通過多個(gè)存儲(chǔ)器單元以任意方向被同時(shí)地驅(qū)動(dòng)，然后被檢驗(yàn)。另外，也可以篩出單元對(duì)單元的影響和保持力錯(cuò)誤。在一些實(shí)施例中，存儲(chǔ)器單元陣列110包括多個(gè)自旋轉(zhuǎn)移力矩（STT）磁阻隨機(jī)存取存儲(chǔ)器（MRAM）存儲(chǔ)器單元。然而，將會(huì)理解，此處描述的本發(fā)明構(gòu)思適用于其他類型的電阻式存儲(chǔ)器，例如（非STT類型的）MRAM、相變RAM、憶阻器RAM、ReRAM、CBRAM等。圖2A示出了一起組成STT-MRAM單元30的磁隧道結(jié)（MTJ）10和相關(guān)的選擇晶體管20，該磁隧道結(jié)10形成STT-MRAM型存儲(chǔ)器單元中的可變電阻器。MTJ10包括參考或插針層（pinnedlayer）12、自由層16以及被布置在參考層12和自由層16之間的隧道層14。由于NMOS晶體管相對(duì)于PMOS晶體管固有的較高電流驅(qū)動(dòng)、降低閾值電壓和較小的面積，因此晶體管20通常是NMOS晶體管。在MRAM30中用于寫“1”的電流可以不同于用于寫“0”的電流。在這兩種寫條件期間電流流動(dòng)的方向的不對(duì)稱性是由于晶體管20的柵極到源極電壓的不對(duì)稱性引起的。在下面的描述中，當(dāng)與MRAM單元相關(guān)的MTJ的自由層和參考層處于并行（P）狀態(tài)時(shí)，即，MTJ呈現(xiàn)低阻抗，MRAM單元被定義為處于邏輯“0”狀態(tài)。相反，當(dāng)與MRAM單元相關(guān)的MTJ的自由層和參考層處于反并行（AP）狀態(tài)時(shí)，即，MTJ呈現(xiàn)高阻抗，MRAM單元被定義為處于邏輯“1”狀態(tài)。將會(huì)理解，在其他實(shí)施例中，當(dāng)MRAM單元處于AP狀態(tài)時(shí)可被定義為處于邏輯“0”狀態(tài)，并且當(dāng)MRAM單元處于P狀態(tài)時(shí)可被定義為處于邏輯“1”狀態(tài)。而且，下面，假設(shè)MTJ10的參考層面對(duì)其相關(guān)的選擇晶體管，如圖2A中所示。因此，根據(jù)上面的討論，沿著箭頭35的方向（即向上方向）流動(dòng)的電流或者（i）使得開關(guān)從P狀態(tài)到AP狀態(tài)從而寫“1”，或者（ii）穩(wěn)定相關(guān)MTJ的先前建立的AP狀態(tài)。同樣地，沿著箭頭40的方向（即向下方向）流動(dòng)的電流或者（i）使得開關(guān)從AP狀態(tài)到P狀態(tài)從而寫“0”，或者（ii）穩(wěn)定相關(guān)MTJ的先前建立的P狀態(tài)。然而，要理解，在其他實(shí)施例中這種定向可以相反，從而MTJ的自由層面對(duì)其相關(guān)的選擇晶體管。在這樣的實(shí)施例（未示出）中，沿著箭頭35的方向流動(dòng)的電流或者（i）使得開關(guān)從AP狀態(tài)到P狀態(tài)，或者（ii）穩(wěn)定相關(guān)MTJ的先前形成的P狀態(tài)。類似地，在這樣的實(shí)施例中，沿著箭頭40的方向流動(dòng)的電流或者（i）使得開關(guān)從P狀態(tài)到AP狀態(tài)從而寫“1”，或者（ii）穩(wěn)定先前建立的AP狀態(tài)。圖2B是圖2A的MRAM30的示意展示，其中MTJ10被示出為存儲(chǔ)元件，其電阻根據(jù)其中存儲(chǔ)的數(shù)據(jù)而變化。當(dāng)電流沿著箭頭35流動(dòng)時(shí)，MTJ10將它的狀態(tài)（i）從P變?yōu)锳P，和/或當(dāng)電流沿著箭頭40流動(dòng)時(shí)，MTJ10將它的狀態(tài)（ii）從AP變?yōu)镻。將MTJ10從AP狀態(tài)切換到P狀態(tài)（或者反之）所需的電壓必須超過臨界切換電壓Vc0。對(duì)應(yīng)于該電壓的電流稱作臨界或切換電流Ic0。盡管指定的臨界值Vc0和相關(guān)的臨界切換電流Ic0可以以各種方式來定義，可以基于特定時(shí)間內(nèi)的存儲(chǔ)器單元的50%切換概率選擇這樣的值。換句話說，可以基于MTJ10的設(shè)計(jì)和/或基于特殊臨界值Vc0和/或切換電流Ic0處的切換的概率的測(cè)量選擇或者另外確定臨界切換電流Ic0。當(dāng)滿足閾值臨界切換電流Ic0時(shí)，可能存在所存儲(chǔ)的存儲(chǔ)器位切換值（例如從“0”到“1”或者從“1”到“0”）的50%機(jī)會(huì)。應(yīng)用過驅(qū)動(dòng)電流以便保證以可接受用于滿足標(biāo)準(zhǔn)可靠性期望的錯(cuò)誤率發(fā)生切換。該過驅(qū)動(dòng)電流或者切換電流Isw可以是Ic0值的1.3倍、1.5倍、2倍或者大于2倍。例如，如果MTJ設(shè)備的Ic0在20納秒（ns）寫脈沖寬度是7微安（uA），則用于可靠地切換MTJ的狀態(tài)的Isw可以是11uA或者更大。在一些情況下，“安全”寫電流（例如，其中寫錯(cuò)誤率少于大約10e-9）可以是臨界切換電流Ic0的1.5到2倍達(dá)一確定的時(shí)間段，例如10納秒。為了從存儲(chǔ)器單元讀回位值，可以施加相對(duì)“安全”的讀電流（例如，其中寫錯(cuò)誤率少于大約10e-9）。例如，“安全”寫電流可以是臨界切換電流Ic0的0.2倍（即20%）。又例如，如果臨界切換電流Ic0是6微安（uA），則在正常操作模式下的寫電流可以是至少12uA，或者在那上下，并且在正常操作模式下的讀電流可以是少于1.2uA，或者在那上下。以這種方式，在正常寫條件下存儲(chǔ)器單元正常地切換的概率非常高，在某些情況下接近100%。類似地，在正常讀條件下偶然地切換存儲(chǔ)器單元的值的概率可能很低，在某些情況下接近零。一旦在AP狀態(tài)，移除所施加的電壓不會(huì)影響MTJ10的狀態(tài)。類似地，為了在正常操作模式下從AP狀態(tài)轉(zhuǎn)變?yōu)镻狀態(tài)，施加至少Vc0的負(fù)電壓，從而至少切換電流Ic0的電流電平以相反方向流經(jīng)存儲(chǔ)器單元。一旦在P狀態(tài)，移除所施加的電壓不會(huì)影響MTJ10的狀態(tài)。換句話說，MTJ10可以從反并行狀態(tài)（即，高電阻狀態(tài)，或者邏輯“1”狀態(tài)）切換到并行狀態(tài)以便存儲(chǔ)“0”（即，低電阻狀態(tài)，或者邏輯“0”狀態(tài)）。假設(shè)MTJ10最初處于邏輯“1”或者AP狀態(tài)以便存儲(chǔ)“0”，在正常操作模式下，形成至少與臨界電流Ic0一樣大或者更大的電流以便以箭頭40的方向流經(jīng)晶體管20。為了實(shí)現(xiàn)這一點(diǎn)，晶體管20的源極節(jié)點(diǎn)（SL或源極線）經(jīng)由電阻性路徑（未示出）耦接到地電勢(shì)，正電壓被施加到晶體管20的柵極節(jié)點(diǎn)（WL或字線），并且正電壓被施加到晶體管20的漏極節(jié)點(diǎn)（BL或位線）。如上所述，MTJ10也可以從并行狀態(tài)切換到反并行狀態(tài)以便存儲(chǔ)“1”。假設(shè)MTJ10最初處于邏輯“0”或者P狀態(tài)以便存儲(chǔ)“1”，在正常操作模式下，形成至少與臨界電流Ic0一樣大或者更大的電流以便以箭頭35的方向流經(jīng)晶體管20。為了實(shí)現(xiàn)這一點(diǎn)，節(jié)點(diǎn)SL經(jīng)由電阻性路徑（未示出）被供應(yīng)正電壓，節(jié)點(diǎn)WL被供應(yīng)正電壓，并且節(jié)點(diǎn)BL經(jīng)由電阻性路徑（未示出）耦接到地電勢(shì)。圖3A是示出圖1的存儲(chǔ)器陣列110的一部分或塊102的方框圖。塊102包括存儲(chǔ)器單元，例如諸如STT-MRAM單元30。如上面參考圖2A和2B所討論的，每個(gè)STT-MRAM單元的自由層16可以耦接到位線BL0和BL1，例如112和114。每個(gè)STT-MRAM單元30的參考層12可以耦接到其相關(guān)的選擇晶體管20的漏極。每個(gè)選擇晶體管20的源極可以耦接到源極線，例如線116和118。源極線（例如116和118）或者在正常操作模式下耦接到內(nèi)部模擬電壓生成器，例如內(nèi)部公共電壓平面（VCP）生成器120，或者在測(cè)試模式下耦接到VCP焊盤或外部VCP管腳125，如下面進(jìn)一步描述的。選擇晶體管的柵極由字線（例如，WL0、WL1、WLn-1到WLn）控制。（圖1的）DFT電路115包括例如一個(gè)或多個(gè)恒流驅(qū)動(dòng)器135、快速錯(cuò)誤應(yīng)力測(cè)試（FEST）電路140、一個(gè)或多個(gè)VCP選擇開關(guān)130、VCP焊盤或外部VCP管腳125，并且可選地包括一個(gè)或多個(gè)寫脈沖寬度控制電路145。VCP選擇開關(guān)130可以在內(nèi)部VCP生成器120或VCP焊盤或外部管腳125之間選擇。換句話說，源極線（例如，116和118）可以響應(yīng)于測(cè)試控制信號(hào)DVCP和/或DVCP＼耦接到內(nèi)部VCP生成器120或VCP焊盤或外部管腳125。例如，當(dāng)聲明DVCP信號(hào)時(shí)，內(nèi)部VCP生成器120可被禁用或者另外從存儲(chǔ)器單元陣列110的源極線斷開連接，并且VCP焊盤或外部管腳125可被使能或者另外連接到存儲(chǔ)器單元陣列110的源極線。相反，當(dāng)未聲明DVCP信號(hào)時(shí)，內(nèi)部VCP生成器120可被使能或者另外連接到存儲(chǔ)器單元陣列110的源極線，并且VCP焊盤或外部管腳125可被禁用或者另外從存儲(chǔ)器單元陣列110的源極線斷開連接。VCP選擇開關(guān)130可以是復(fù)用器或其它合適的開關(guān)。恒流驅(qū)動(dòng)器135例如可以包括與正電壓電源132耦接的p溝道型晶體管137和與負(fù)或地電壓電源134耦接的n溝道型晶體管139。晶體管137可以耦接到PMOS電流鏡電路（未示出）。類似地，晶體管139可以耦接到NMOS電流鏡電路（未示出）。晶體管由測(cè)試控制信號(hào)EP\和EN控制。使用一個(gè)或多個(gè)寫脈沖寬度控制電路145可以將EP\和EN測(cè)試控制信號(hào)可選地生成到存儲(chǔ)器設(shè)備內(nèi)部，如下面進(jìn)一步描述的。在一些實(shí)施例中，EP\和EN信號(hào)可被生成到存儲(chǔ)器設(shè)備105的外部并且被提供給恒流驅(qū)動(dòng)器135。在正常操作模式下，恒流驅(qū)動(dòng)器135可被三態(tài)以便當(dāng)它不被測(cè)試時(shí)消除對(duì)存儲(chǔ)器設(shè)備105的剩余部分的影響。FEST電路140包括與每條位線112和114分別相關(guān)聯(lián)的FEST晶體管142和144。將會(huì)理解，每條位線可以具有耦接到其的相關(guān)聯(lián)的FEST晶體管。響應(yīng)于FEST測(cè)試控制信號(hào)，每個(gè)FEST晶體管可以將每條位線BL0和BL1耦接到恒流驅(qū)動(dòng)器135。列選擇信號(hào)CS0、CS1等控制存儲(chǔ)器單元陣列110的列的選擇。FEST晶體管142和144可以響應(yīng)于FEST測(cè)試控制信號(hào)在測(cè)試模式期間旁路讀出放大器/寫驅(qū)動(dòng)器150。DVCP、DVCP\和/或FEST測(cè)試控制信號(hào)用于進(jìn)入快速錯(cuò)誤應(yīng)力測(cè)試模式。FEST測(cè)試控制信號(hào)促使位線連接到恒流驅(qū)動(dòng)器135。DVCP和/或DVCP\信號(hào)促使源極線連接到VCP焊盤或外部管腳125。I．寫錯(cuò)誤率（WER）篩選當(dāng)在測(cè)試模式下篩選寫錯(cuò)誤時(shí)，在恒流驅(qū)動(dòng)器135可以將位線拉到地電壓電平的同時(shí)，VCP焊盤或外部引腳125可被保持在正測(cè)試寫電壓電平達(dá)第一寫脈沖寬度或時(shí)間。在p溝道晶體管137被EP\信號(hào)禁用的同時(shí)，恒流驅(qū)動(dòng)器135的n溝道晶體管139可被EN信號(hào)使能。在測(cè)試的這個(gè)階段中，VCP焊盤或外部引腳125和恒流驅(qū)動(dòng)器135可以注入或驅(qū)動(dòng)第一測(cè)試電流以第一方向（例如，以箭頭35的方向從源極線經(jīng)過選擇晶體管20然后經(jīng)過MTJ10）流經(jīng)存儲(chǔ)器單元。因此，第一數(shù)據(jù)（例如，全部“1”或全部“0”）被寫入到存儲(chǔ)器單元。這樣的應(yīng)力測(cè)試操作可以以大批量并行規(guī)模進(jìn)行。在一些實(shí)施例中，（圖1的）存儲(chǔ)器設(shè)備105中的所有或基本上所有存儲(chǔ)器單元可以以這種方式同時(shí)（即，并行）地被測(cè)試。在一些實(shí)施例中，包括例如至少1K（即1024）存儲(chǔ)器單元的存儲(chǔ)器塊的所有或基本上所有存儲(chǔ)器單元可以以這種方式同時(shí)（即，并行）地被測(cè)試，從而總電流在可管理的級(jí)別內(nèi)。例如，與特定列中的至少1024個(gè)存儲(chǔ)器單元相關(guān)聯(lián)的至少1024條字線可以同時(shí)導(dǎo)通。又例如，單條字線可以導(dǎo)通，并且多列（例如1024列）可以同時(shí)導(dǎo)通，從而并行地測(cè)試至少1024個(gè)存儲(chǔ)器單元。在以大批量規(guī)模將第一數(shù)據(jù)同時(shí)（即并行）寫入存儲(chǔ)器單元之后，數(shù)據(jù)可以被讀回用以檢驗(yàn)?zāi)康摹Q句話說，在大批量并行寫操作之后的檢驗(yàn)包括檢查如它們所期望的不翻轉(zhuǎn)的存儲(chǔ)器單元。例如使用讀出放大器150和其它存儲(chǔ)器讀取電路的標(biāo)準(zhǔn)讀操作可被執(zhí)行來檢驗(yàn)第一數(shù)據(jù)被適當(dāng)?shù)貙懭朊總€(gè)存儲(chǔ)器單元。又例如，可以使用檢驗(yàn)電路（未示出）來檢驗(yàn)第一數(shù)據(jù)是否被成功地寫入每個(gè)存儲(chǔ)器單元。另外，對(duì)于存儲(chǔ)在存儲(chǔ)器單元中的相同數(shù)據(jù)，可以使用地址和數(shù)據(jù)壓縮電路來減少讀取時(shí)間。假設(shè)相同數(shù)據(jù)被寫入存儲(chǔ)器單元，在讀取壓縮模式中檢驗(yàn)數(shù)據(jù)可能有用和有效，這允許更快的檢驗(yàn)。另外，當(dāng)不使用地址和數(shù)據(jù)壓縮時(shí)，不成功的位或存儲(chǔ)器單元可以被記錄或者相反被一個(gè)或多個(gè)冗余存儲(chǔ)器單元來替代。在將第一數(shù)據(jù)寫入存儲(chǔ)器單元并且執(zhí)行檢驗(yàn)過程之后，可以以類似的大批量規(guī)模將相反的數(shù)據(jù)寫入存儲(chǔ)器單元。在恒流驅(qū)動(dòng)器135將位線拉到測(cè)試寫電壓電平的同時(shí)，VCP焊盤或外部管腳125可被保持在地電壓電平達(dá)第二寫脈沖寬度或時(shí)間。在p溝道晶體管137被EP\信號(hào)使能時(shí)，恒流驅(qū)動(dòng)器135的n溝道晶體管139可被EN信號(hào)禁用。在測(cè)試的這個(gè)階段中，VCP焊盤或外部引腳125和恒流驅(qū)動(dòng)器135可以注入或驅(qū)動(dòng)第二測(cè)試電流以第二方向（例如，以箭頭40的方向從位線經(jīng)過MTJ10然后經(jīng)過選擇晶體管20）流經(jīng)存儲(chǔ)器單元，該第二方向與第一方向35相反。因此，第二數(shù)據(jù)（例如，全部“0”或全部“1”）被寫入到存儲(chǔ)器單元。這樣的應(yīng)力測(cè)試操作可以以大批量并行規(guī)模進(jìn)行。在一些實(shí)施例中，（圖1的）存儲(chǔ)器設(shè)備105中的所有或基本上所有存儲(chǔ)器單元可以以這種方式同時(shí)（即，并行）地被測(cè)試。在一些實(shí)施例中，包括例如至少1K（即1024）存儲(chǔ)器單元的存儲(chǔ)器塊的所有或基本上所有存儲(chǔ)器單元可以以這種方式同時(shí)（即，并行）地被測(cè)試。第二寫測(cè)試電流可以不同于第一寫測(cè)試電流或者基本與第一寫測(cè)試電流相同。具有更大幅度、更長(zhǎng)時(shí)段（即脈沖寬度）和/或在更高溫度環(huán)境下被測(cè)試的寫電流會(huì)增加切換概率。相反，具有更小幅度、更短時(shí)段和/或在更低溫度環(huán)境下被測(cè)試的寫電流會(huì)降低切換概率，從而使得更難以成功地寫數(shù)據(jù)。因此，為了檢查寫錯(cuò)誤率，寫電流幅度、脈沖寬度和/或測(cè)試溫度可以減小，從而切換概率降低，因此有目的地增加寫錯(cuò)誤率，如下面進(jìn)一步詳細(xì)說明的。在以大批量規(guī)模將第二數(shù)據(jù)同時(shí)寫入存儲(chǔ)器單元之后，數(shù)據(jù)可以被讀回用以檢驗(yàn)?zāi)康?。例如，使用讀出放大器和其它存儲(chǔ)器讀取電路的標(biāo)準(zhǔn)讀操作可被執(zhí)行來檢驗(yàn)第二數(shù)據(jù)被適當(dāng)?shù)貙懭氪鎯?chǔ)器單元。如上所述，可以使用檢驗(yàn)電路來檢驗(yàn)第一數(shù)據(jù)是否被成功地寫入存儲(chǔ)器單元。另外，對(duì)于存儲(chǔ)在存儲(chǔ)器單元中的相同數(shù)據(jù)，可以使用地址和數(shù)據(jù)壓縮電路來減少讀取時(shí)間。假設(shè)相同數(shù)據(jù)被寫入存儲(chǔ)器單元，在讀取壓縮模式中檢驗(yàn)數(shù)據(jù)可能有用和有效，這允許更快的檢驗(yàn)。II．讀錯(cuò)誤率（RER）篩選、快速測(cè)試初始化和保持力測(cè)試除了或者替代寫應(yīng)力測(cè)試存儲(chǔ)器單元，如上所討論的，存儲(chǔ)器單元也可被篩選出讀錯(cuò)誤。例如，RER篩選可以包括以大批量規(guī)模測(cè)試讀干擾，如下面進(jìn)一步說明的。另外，可以以類似的大批量規(guī)模進(jìn)行快速測(cè)試初始化和保持力測(cè)試。在讀干擾或保持力測(cè)試之前，可以使用上面討論的大批量并行寫技術(shù)將整個(gè)存儲(chǔ)器陣列或者存儲(chǔ)器陣列的一個(gè)或多個(gè)塊快速有效地初始化為給定數(shù)據(jù)值。換句話說，VCP焊盤或外部管腳和恒流驅(qū)動(dòng)器可以并行驅(qū)動(dòng)初始化電流流經(jīng)存儲(chǔ)器單元，從而或者第一數(shù)據(jù)（例如全部“1”）或者第二數(shù)據(jù)（或者全部“0”）被寫入存儲(chǔ)器單元。在替換的實(shí)施例中，可以使用外部磁場(chǎng)（未示出）在存儲(chǔ)器單元內(nèi)感應(yīng)電流，并且促使數(shù)據(jù)寫入存儲(chǔ)器單元，從而為讀干擾或保持型測(cè)試做準(zhǔn)備?？商鎿Q地，可以使用標(biāo)準(zhǔn)存儲(chǔ)器寫過程來初始化存儲(chǔ)器單元，盡管這樣的途徑導(dǎo)致更長(zhǎng)的測(cè)試設(shè)置時(shí)間。在一個(gè)或多個(gè)存儲(chǔ)器塊被初始化為已知數(shù)據(jù)值之后，讀干擾測(cè)試電流可以以大批量規(guī)模被并行注入或驅(qū)動(dòng)流經(jīng)存儲(chǔ)器單元。讀干擾電流可以以第一或第二方向被并行驅(qū)動(dòng)流經(jīng)存儲(chǔ)器單元。例如，讀干擾電流可以從VCP焊盤或外部管腳被驅(qū)動(dòng)流經(jīng)存儲(chǔ)器單元并且到恒流驅(qū)動(dòng)器?？商鎿Q地，讀干擾電流可以從恒流驅(qū)動(dòng)器被驅(qū)動(dòng)流經(jīng)存儲(chǔ)器單元并且到VCP焊盤或外部管腳。讀干擾電流高于正常讀電流，如下面進(jìn)一步說明的，這會(huì)增加一個(gè)或多個(gè)存儲(chǔ)器單元中的數(shù)據(jù)位值將在測(cè)試期間翻轉(zhuǎn)的概率。更具體地，RER篩選可以包括：在恒流驅(qū)動(dòng)器將位線拉到地電壓電平的同時(shí)，通過將VCP焊盤或外部管腳保持在測(cè)試讀電壓電平達(dá)與測(cè)試讀脈沖寬度相關(guān)聯(lián)的時(shí)間段，來注入或驅(qū)動(dòng)讀干擾電流流經(jīng)存儲(chǔ)器單元。可替換地，RER篩選可以包括：在恒流驅(qū)動(dòng)器將位線拉到測(cè)試讀電壓電平的同時(shí)，通過將VCP焊盤或外部管腳保持在地電壓電平達(dá)測(cè)試讀脈沖寬度或時(shí)間，來注入或驅(qū)動(dòng)讀干擾電流流經(jīng)存儲(chǔ)器單元。測(cè)試讀脈沖寬度或時(shí)間可以長(zhǎng)于正常讀脈沖寬度或時(shí)間，如下面進(jìn)一步說明的，這也特意增加了位值在測(cè)試期間將翻轉(zhuǎn)的概率。在以大批量規(guī)模將讀干擾測(cè)試電流并行驅(qū)動(dòng)流經(jīng)存儲(chǔ)器單元之后，存儲(chǔ)器單元中存儲(chǔ)的數(shù)據(jù)可以被讀回用以檢驗(yàn)?zāi)康?。例如，可以使用正常讀電流、讀出放大器150和其它存儲(chǔ)器讀取電路進(jìn)行標(biāo)準(zhǔn)讀操作，以便檢驗(yàn)數(shù)據(jù)值是否如最初地被初始化翻轉(zhuǎn)或者未翻轉(zhuǎn)。又例如，使用壓縮電路在讀壓縮模式中可以讀取并檢驗(yàn)數(shù)據(jù)。另外，當(dāng)不使用地址和數(shù)據(jù)壓縮時(shí)，失敗的位或存儲(chǔ)器單元可被記錄或者相反被一個(gè)或多個(gè)冗余存儲(chǔ)器單元代替。盡管因?yàn)樽x電流小于寫電流，所以當(dāng)驅(qū)動(dòng)讀干擾電流時(shí)可以同時(shí)地測(cè)試甚至更大數(shù)量的存儲(chǔ)器單元，類似于寫，讀干擾電流仍可以以大批量規(guī)模來施加。另外，保持力失敗可以通過將數(shù)據(jù)并行寫（即初始化）入存儲(chǔ)器單元、以應(yīng)力電壓或電流并行讀取存儲(chǔ)器單元并且隨后測(cè)試校正位值的保持力來篩選。III．WER篩選和RER篩選的變化通常，電流越大、時(shí)段（即脈沖寬度）越長(zhǎng)以及溫度越高會(huì)增加切換概率。為了檢查寫錯(cuò)誤率，可以降低寫電流、時(shí)段和/或測(cè)試環(huán)境溫度，從而降低切換概率，由此有目的地增加寫錯(cuò)誤率。為了檢查讀錯(cuò)誤率，可以增加電流、時(shí)段和/或測(cè)試環(huán)境溫度以便增加切換概率，從而有目的地增加讀錯(cuò)誤率。在測(cè)試階段期間，包括大批量并行寫（以任一方向），具有低于正?；颉鞍踩睂戨娏鞯姆鹊膶戨娏骺杀挥脕斫档驮斐纱鎯?chǔ)器單元值切換的概率，從而不耐用的位在測(cè)試模式期間可被篩選出并且用一個(gè)或多個(gè)冗余存儲(chǔ)器單元來替換。切換的概率降低，因?yàn)樗兊酶y以使得MTJ10以更小的電流從并行狀態(tài)切換到反并行狀態(tài)，或者從反并行狀態(tài)切換到并行狀態(tài)。例如，第一和/或第二寫測(cè)試電流可以是正常寫電流的X%，其中X小于100。換句話說，寫電流的幅度在測(cè)試模式期間可以降低，因此測(cè)試寫電流是正常寫電流的X%。X可以基于模擬、建?；蚱渌鶕?jù)實(shí)驗(yàn)的測(cè)量來確定。例如，根據(jù)期望的應(yīng)力級(jí)別，X可以是95、90、85、80、75、70、65、60、55、50等等。除了寫電流的幅度調(diào)節(jié)，寫脈沖寬度或時(shí)間也可以在測(cè)試模式期間被調(diào)節(jié)。短于正常寫脈沖寬度的寫脈沖寬度會(huì)增加寫錯(cuò)誤率。寫測(cè)試電流和/或?qū)懨}沖寬度可以從正常值開始降低，以便特意增加寫錯(cuò)誤率，從而可以篩選出和/或修復(fù)不耐用的位。例如，如果正常寫脈沖寬度是20ns，則測(cè)試模式下的寫脈沖寬度可以是10ns或在那附近?？梢允褂梅冉档秃兔}沖寬度降低的組合。另外，測(cè)試環(huán)境的溫度可以相對(duì)于正常操作溫度范圍而降低，因此這使得MTJ10更難以切換。例如，測(cè)試環(huán)境溫度可以降低到負(fù)20攝氏度或者在那附近，負(fù)40攝氏度或者在那附近，等等，這低于正常操作溫度范圍。高熱爐或者其他溫度周期變化用具或者ATE可被用來調(diào)節(jié)測(cè)試環(huán)境溫度。較低的寫電壓和電流、更短的寫脈沖寬度和/或較低的溫度的組合實(shí)現(xiàn)了大規(guī)模的并行寫，可被用來減少測(cè)試時(shí)間。在測(cè)試階段期間，包括大批量并行讀，具有高于正?；颉鞍踩弊x電流的幅度的讀電流可被用來增加讀干擾的概率，從而不耐用的位在測(cè)試模式期間可被篩選出并且因此用一個(gè)或多個(gè)冗余存儲(chǔ)器單元來替換。讀干擾的概率增加，因?yàn)镸TJ10更可能以更大的電流從并行狀態(tài)切換到反并行狀態(tài)，或者從反并行狀態(tài)切換到并行狀態(tài)。例如，第一和/或第二讀測(cè)試電流可以是正常讀電流的X%，其中X大于100。換句話說，讀電流的幅度在測(cè)試模式期間可以增加，從而測(cè)試讀電流是正常讀電流的X%。其中X大于100。X可以基于模擬、建?；蚱渌鶕?jù)實(shí)驗(yàn)的測(cè)量來確定。例如，根據(jù)期望的應(yīng)力級(jí)別，X可以是105、110、115、120、125、130、135、140、145、150等等。除了讀電流的幅度調(diào)節(jié)，讀脈沖寬度也可以在測(cè)試模式期間被調(diào)節(jié)。長(zhǎng)于正常讀脈沖寬度的讀脈沖寬度會(huì)增加讀錯(cuò)誤率。讀測(cè)試電流和/或讀脈沖寬度可以從正常值開始增加，以便特意增加讀錯(cuò)誤率，從而可以篩選出和/或修復(fù)不耐用的位。例如，如果正常讀脈沖寬度是10ns，則測(cè)試模式下的讀脈沖寬度可以是20ns或在那附近。可以使用幅度增加和脈沖寬度增加的組合。另外，測(cè)試環(huán)境的溫度可以相對(duì)于正常操作溫度而增加，從而這使得MTJ10更容易意外地切換。例如，測(cè)試環(huán)境溫度可以增加到125攝氏度或者在那附近，150攝氏度或者在那附近，等等，這高于正常操作溫度范圍。高熱爐或者其他溫度周期變化用具或者ATE可被用來調(diào)節(jié)測(cè)試環(huán)境溫度，例如高達(dá)260攝氏度或者更高。較高的讀電壓和電流、更長(zhǎng)的讀脈沖寬度和/或較高的溫度的組合實(shí)現(xiàn)了大規(guī)模的并行寫，可被用來減少測(cè)試時(shí)間。上面討論的大批量并行寫技術(shù)可被用來快速有效地初始化整個(gè)存儲(chǔ)器陣列或者存儲(chǔ)器陣列的一個(gè)或多個(gè)塊為給定數(shù)據(jù)值。換句話說，此處公開的本發(fā)明構(gòu)思提供了快速測(cè)試設(shè)置特征，從而數(shù)據(jù)可被進(jìn)行保持力測(cè)試或者相反為了準(zhǔn)確度被讀取和檢驗(yàn)。在可替換的實(shí)施例中，外部磁場(chǎng)（未示出）可被用來在存儲(chǔ)器單元內(nèi)感應(yīng)電流，并且使得數(shù)據(jù)寫入存儲(chǔ)器單元。IV．功能性測(cè)試和單元對(duì)單元的影響篩選本發(fā)明構(gòu)思的實(shí)施例可被用來執(zhí)行電阻型存儲(chǔ)器單元的功能性測(cè)試。另外，可檢查單元對(duì)單元的影響，作為這樣的功能性測(cè)試的部分。例如，在不同的功能性測(cè)試模式中可以生成并測(cè)試地址和數(shù)據(jù)圖案，例如棋盤圖案、移動(dòng)倒轉(zhuǎn)圖案、行條紋和/或列條紋圖案（columnstripe）。在一些實(shí)施例中，所有列被使能，單條行或字線被使能，從而功能性測(cè)試該行內(nèi)的全部存儲(chǔ)器單元。在一些實(shí)施例中，所有行或字線被使能且單個(gè)列被使能，從而功能性測(cè)試該列內(nèi)的全部存儲(chǔ)器單元。作為另一示例，第一數(shù)據(jù)（例如“1”）可被寫入偶數(shù)行，第二數(shù)據(jù)（例如“0”）可被寫入奇數(shù)行。作為再一示例，第一數(shù)據(jù)（例如“1”）可被寫入偶數(shù)列，第二數(shù)據(jù)（例如“0”）可被寫入奇數(shù)列。作為還一示例，單個(gè)、兩個(gè)或多個(gè)行條紋圖案可被寫入一個(gè)或多個(gè)存儲(chǔ)器塊的存儲(chǔ)器單元。作為還一示例，單個(gè)、兩個(gè)或多個(gè)列條紋圖案可被寫入一個(gè)或多個(gè)存儲(chǔ)器塊的存儲(chǔ)器單元。棋盤圖案可以通過選擇每隔一行和每隔一列以及寫第一數(shù)據(jù)（例如“1”）、隨后選擇交替的每隔一行和交替的每隔一列以及寫第二數(shù)據(jù)（例如“0”）來生成。模式寄存器組（MRS）命令可被用來選擇一個(gè)或多個(gè)功能性測(cè)試模式，或者上面討論的其它測(cè)試模式。在已發(fā)生功能性測(cè)試之后，可以通過讀回?cái)?shù)據(jù)用以檢驗(yàn)?zāi)康膩頇z查或者另外測(cè)量單元對(duì)單元的影響。換句話說，在執(zhí)行一個(gè)或多個(gè)功能性測(cè)試之后，可以使用標(biāo)準(zhǔn)讀操作來讀回?cái)?shù)據(jù)以便檢驗(yàn)數(shù)據(jù)被適當(dāng)?shù)貙懭牖蛘吡硗獗痪S持在它適當(dāng)值。起源于存儲(chǔ)器設(shè)備外部的源或者來自相鄰存儲(chǔ)器單元的電磁干擾可能影響數(shù)據(jù)質(zhì)量的一致性和數(shù)據(jù)的保持力。通過如此處說明地執(zhí)行功能性測(cè)試，由于單元對(duì)單元的影響或其它干擾，通過有意地加速失敗來篩選不耐用的位或存儲(chǔ)器單元。圖3B是示出圖1的存儲(chǔ)器陣列110的一部分或塊102的方框圖。圖3B類似于圖3A的圖形，主要區(qū)別是FEST晶體管144的源極耦接到第二恒流驅(qū)動(dòng)器195，該第二恒流驅(qū)動(dòng)器195是與第一恒流驅(qū)動(dòng)器135不同的恒流驅(qū)動(dòng)器，或者換句話說，恒流驅(qū)動(dòng)器195是對(duì)恒流驅(qū)動(dòng)器135的補(bǔ)充。恒流驅(qū)動(dòng)器195的組件類似于恒流驅(qū)動(dòng)器135的組件或與之相同。該實(shí)施例對(duì)于奇數(shù)列和偶數(shù)列允許獨(dú)立的電流驅(qū)動(dòng)器。換句話說，通過使能135和195、浮置或相反斷開VCP利用相反的電流來加大奇數(shù)位線和偶數(shù)位線的應(yīng)力。如果恒流驅(qū)動(dòng)器135的PMOS晶體管導(dǎo)通且恒流驅(qū)動(dòng)器195的NMOS晶體管導(dǎo)通，則電流將從135流向195，利用相反的電流穿過并加大存儲(chǔ)器單元的奇數(shù)列和偶數(shù)列的應(yīng)力。換句話說，電流將以第一方向同時(shí)流經(jīng)與奇數(shù)位線相關(guān)聯(lián)的存儲(chǔ)器單元和以與第一方向相反的第二方向流經(jīng)與偶數(shù)位線相關(guān)聯(lián)的存儲(chǔ)器單元。如果恒流驅(qū)動(dòng)器195的PMOS晶體管導(dǎo)通和恒流驅(qū)動(dòng)器135的NMOS晶體管導(dǎo)通，則相反電流將流動(dòng)（即，第一和第二方向相對(duì)于不同列的存儲(chǔ)器單元而交換），同時(shí)浮置或相反斷開VCP。另外，恒流驅(qū)動(dòng)器135和/或195的輸出線經(jīng)由外部測(cè)試器或ATE可以直接連接到用于直接控制的鍵合盤（bondingpad）。換句話說，偶數(shù)列或位線可以耦接到第一恒流驅(qū)動(dòng)器135，且奇數(shù)列或位線可以耦接到第二恒流驅(qū)動(dòng)器195。因此，不同的列可以以不同的方向被同時(shí)地進(jìn)行應(yīng)力或功能性測(cè)試。例如可以測(cè)量或觀察單元對(duì)單元應(yīng)力，從而篩選出不同列的單元之間的隧道或其它干擾。圖4是64Mb存儲(chǔ)器塊205的示例方框圖，其包括諸如子陣列塊210的子陣列塊。每個(gè)子陣列塊210包括多個(gè)存儲(chǔ)器陣列瓦（memoryarraytileMAT），諸如MAT215。每個(gè)MAT215可以包括存儲(chǔ)器單元的陣列或塊。例如，每個(gè)MAT215可以包括存儲(chǔ)器塊，其具有M條字線（WL）和N條位線（BL），諸如存儲(chǔ)器塊220。字線M的數(shù)量可以是從1到1024的任何數(shù)量，或者在一些實(shí)施例中，大于1024。類似地，位線N的數(shù)量可以是從1到1024的任何數(shù)量，或者在一些實(shí)施例中，大于1024。每個(gè)MAT215可以具有與其相關(guān)聯(lián)的第一恒流驅(qū)動(dòng)器135和/或第二恒流驅(qū)動(dòng)器235，它們可以包含在介于兩個(gè)MAT215之間的局部列選擇（LCS）部分225。恒流驅(qū)動(dòng)器135和235被分發(fā)，從而在此處描述的各種測(cè)試模式期間向存儲(chǔ)器單元提供充分的驅(qū)動(dòng)。在一些實(shí)施例中，恒流驅(qū)動(dòng)器135和235中的一個(gè)或兩個(gè)耦接到焊盤或外部管腳，并且可以通過該焊盤或外部管腳接收一個(gè)或多個(gè)測(cè)試控制信號(hào)（例如EP\和EN）。在一些實(shí)施例中，恒流驅(qū)動(dòng)器135和235兩者都耦接到相同的焊盤或外部管腳。LCS部分225也可以包括FEST電路140。在一些實(shí)施例中，LCS部分225可以在遍及64Mb存儲(chǔ)器塊205，例如在各個(gè)MAT215之間，被復(fù)制。任何數(shù)量的64Mb存儲(chǔ)器塊205可被組合以形成更大的存儲(chǔ)器單元陣列和/或任何合適尺寸的設(shè)備。讀出放大器/寫驅(qū)動(dòng)器150可以是本地讀出放大器/寫驅(qū)動(dòng)器，并且因此介于各個(gè)MAT215之間?？商鎿Q地，一個(gè)或多個(gè)全局讀出放大器/寫驅(qū)動(dòng)器（未示出）可以與MAT215相隔開，并且不包含在LCS225中。圖5是根據(jù)本發(fā)明構(gòu)思的另一實(shí)施例的包括快速錯(cuò)誤應(yīng)力測(cè)試電路的圖1的存儲(chǔ)器設(shè)備的DFT電路的示例方框圖。圖5的許多組件類似于圖3的組件或者與其相同，因此為了簡(jiǎn)潔，而省略對(duì)那些組件的詳細(xì)描述。代替使用FEST晶體管將位線（例如112和114）耦接到恒流驅(qū)動(dòng)器135，使用位線預(yù)充電晶體管（BLPR）320和325。由于BLPR晶體管通常已存在于存儲(chǔ)器設(shè)備中，因此需要更少的部件，并且需要更少的裸片空間來實(shí)現(xiàn)此處公開的本發(fā)明的構(gòu)思。也可以使用另外的BLPR晶體管310，其被放置在塊112的另一端。而且，BLPR晶體管可被設(shè)計(jì)成具有更大的物理特性或者相反被增強(qiáng)來提供足夠的驅(qū)動(dòng)。開關(guān)電路315包括FEST開關(guān)330和DVCP開關(guān)335。DVCP開關(guān)335以與VCP選擇開關(guān)130相同的方式操作，盡管在這種情況下，它是結(jié)合FEST開關(guān)330一起操作的。例如，當(dāng)DVCP信號(hào)和FEST信號(hào)被聲明時(shí)，內(nèi)部VCP生成器120可被禁用或者相反與BLPR晶體管（例如320和325）的源極斷開連接，并且恒流驅(qū)動(dòng)器135連接到BLPR晶體管的源極，因此當(dāng)BLPR晶體管導(dǎo)通時(shí)連接到位線（例如112和114）。相反，當(dāng)DVCP信號(hào)未被聲明時(shí)，內(nèi)部VCP生成器120可被使能或者相反連接到BLPR晶體管的源極，并且因此當(dāng)BLPR晶體管導(dǎo)通時(shí)內(nèi)部VCP生成器120連接到位線。將會(huì)理解，BLPR晶體管（例如305和/或310）可以耦接到恒流驅(qū)動(dòng)器135或者使用類似于開關(guān)315的開關(guān)（未示出）到耦接另一個(gè)恒流驅(qū)動(dòng)器。因此，整個(gè)存儲(chǔ)器陣列的存儲(chǔ)器單元或者存儲(chǔ)器單元的塊可被同時(shí)測(cè)試，如上面詳細(xì)說明的，不需要對(duì)于每一列將FEST晶體管設(shè)計(jì)到存儲(chǔ)器設(shè)備中。圖6是根據(jù)本發(fā)明構(gòu)思的一些實(shí)施例的寫脈沖寬度控制電路405的示例方框圖，該寫脈沖寬度控制電路405可被包含在圖1的DFT電路115中。在一些實(shí)施例中，測(cè)試控制信號(hào)（例如，EP、EP\、EN和/或EN\）可被外部的自動(dòng)化測(cè)試裝置（ATE）提供給存儲(chǔ)器設(shè)備105的DFT電路115，因此寫脈沖寬度控制電路405是可選的。然而，有利的是在DFT電路115中包括寫脈沖寬度控制電路405，因?yàn)榇鎯?chǔ)器設(shè)備105隨后可以利用最小的外部電路或測(cè)試裝置來測(cè)試。如上所述，（圖1的）存儲(chǔ)器設(shè)備105可以包括存儲(chǔ)器單元陣列110和DFT電路115。DFT電路115可以包括一個(gè)或多個(gè)恒流驅(qū)動(dòng)器（例如圖3的135），每個(gè)恒流驅(qū)動(dòng)器被配置成利用不同方向或極性的測(cè)試寫電流驅(qū)動(dòng)存儲(chǔ)器單元陣列的位線，如上面詳細(xì)說明的。DFT電路115也可以包括寫脈沖寬度控制電路405，其將測(cè)試控制信號(hào)（例如，EP、EP\、EN和/或EN\）提供給一個(gè)或多個(gè)恒流驅(qū)動(dòng)器。寫脈沖寬度控制電路405可以包括各種組件，例如，可以接收時(shí)鐘信號(hào)CLK的第一輸入緩沖器410和可以接收來自多用途輸入/輸出DQ管腳（例如DQx管腳）的信號(hào)的第二輸入緩沖器415。在一些實(shí)施例中，DQx管腳對(duì)應(yīng)于DQ0管腳，盡管可以使用其他DQ管腳。寫脈沖寬度控制電路405的地址緩沖器425可以接收A<0:i>地址信號(hào)。測(cè)試寫控制電路420耦接到第一輸入緩沖器410、第二輸入緩沖器415和地址緩沖器425，并且被配置成至少基于時(shí)鐘信號(hào)CLK、來自多用途DQx管腳的信號(hào)和A<0:i>地址信號(hào)，生成多個(gè)測(cè)試控制信號(hào)（EP、EP\、EN和/或EN\）。在一個(gè)實(shí)施例中，DQ0管腳用于確定讀和/或?qū)戨娏鞯臉O性，CLK高時(shí)段用于確定讀和/或?qū)懨}沖寬度。當(dāng)輸入測(cè)試信號(hào)TEST未被聲明（即，無效或低）時(shí)，測(cè)試控制信號(hào)EP可被強(qiáng)制為高，且測(cè)試控制信號(hào)EN可被強(qiáng)制為低，這使恒流驅(qū)動(dòng)器呈現(xiàn)三態(tài)。當(dāng)輸入測(cè)試信號(hào)TEST被聲明（即，有效或高）時(shí)，電流驅(qū)動(dòng)器控制電路145可被使能，并且根據(jù)DQ0的狀態(tài)，或者EP被強(qiáng)制為低，或者EN被強(qiáng)制為有效高。在同步操作中，可以使用n位計(jì)數(shù)器（其中n可以是2或更大）來生成脈沖寬度延遲。測(cè)試寫控制電路420進(jìn)一步包括n位計(jì)數(shù)器430。寫脈沖寬度控制電路405可以進(jìn)一步包括寄存器435，其耦接到地址緩沖器425和測(cè)試寫控制電路420。寄存器435可以控制脈沖的定時(shí)。寄存器435還基于A<0:i>地址信號(hào)而生成DLY<0:n>信號(hào)。DLY<0:n>信號(hào)可被用來選擇n位計(jì)數(shù)器的輸出。例如，DLY<1>可以選擇計(jì)數(shù)器的最低有效位的輸出，從而產(chǎn)生從計(jì)數(shù)器出來的最短脈沖寬度。DLY<2>可以選擇第二最低有效位，等等。DLY<0>可被用來旁路計(jì)數(shù)器并且將CLK周期選擇為最短脈沖寬度。n位計(jì)數(shù)器430的輸出和時(shí)鐘信號(hào)的周期被用來確定每個(gè)測(cè)試控制信號(hào)的有效時(shí)間。第一邏輯AND門440可以耦接到第一輸入緩沖器410和測(cè)試寫控制電路420，并且可以接收時(shí)鐘信號(hào)CLK和輸入測(cè)試信號(hào)TEST作為輸入，并且當(dāng)輸入測(cè)試信號(hào)TEST被聲明時(shí)可以再現(xiàn)時(shí)鐘信號(hào)CLK。第二邏輯AND門445可以耦接到第二輸入緩沖器415和測(cè)試寫控制電路420，并且可以接收來自多用途DQx管腳的信號(hào)和輸入測(cè)試信號(hào)TEST作為輸入，并且當(dāng)輸入測(cè)試信號(hào)TEST被聲明時(shí)可以再現(xiàn)來自多用途DQx管腳的信號(hào)。測(cè)試寫控制電路420可以接收時(shí)鐘信號(hào)CLK、來自多用途DQx管腳的信號(hào)和輸入測(cè)試信號(hào)TEST，并且可以至少基于時(shí)鐘信號(hào)CLK、來自多用途DQx管腳的信號(hào)和輸入測(cè)試信號(hào)TEST來生成多個(gè)測(cè)試控制信號(hào)（例如，EP、EP\、EN和/或EN\）。恒流驅(qū)動(dòng)器（例如圖3的135）可以接收來自寫脈沖寬度控制電路405的測(cè)試寫控制電路420的多個(gè)測(cè)試控制信號(hào)。在一些實(shí)施例中，寫測(cè)試電流的方向或極性至少基于來自多用途DQ管腳的信號(hào)。另外，寫測(cè)試電流的脈沖寬度至少基于時(shí)鐘信號(hào)的高時(shí)段。當(dāng)輸入測(cè)試信號(hào)TEST未被聲明時(shí)，恒流驅(qū)動(dòng)器（例如圖3的135）可通過測(cè)試控制信號(hào)（例如，EP、EP\、EN和/或EN\）而呈現(xiàn)三態(tài)。例如，當(dāng)輸入測(cè)試信號(hào)TEST未被聲明（例如，無效或低）時(shí)，EP測(cè)試控制信號(hào)可被聲明（例如，被強(qiáng)制為高邏輯狀態(tài)）且EN測(cè)試控制信號(hào)不能被聲明（例如，被強(qiáng)制為低邏輯狀態(tài)），從而恒流驅(qū)動(dòng)器呈現(xiàn)三態(tài)。相反地，當(dāng)輸入測(cè)試信號(hào)TEST被聲明（例如，有效或高）時(shí)，根據(jù)測(cè)試模式的階段，EP測(cè)試控制信號(hào)和/或EN測(cè)試控制信號(hào)可被聲明。輸入測(cè)試信號(hào)TEST可以使用傳統(tǒng)的模式寄存器組（MRS）技術(shù)被聲明。類似地，MRS技術(shù)可被用來使能或者相反重新指派多用途DQx管腳，和/或使能CLK信號(hào)。而且，測(cè)試寫控制電路420可被外部ATE裝置和/或通過內(nèi)部職能存儲(chǔ)器控制器來控制。圖7A是示出根據(jù)本發(fā)明構(gòu)思的一些實(shí)施例的用于大批量并行測(cè)試存儲(chǔ)器單元的技術(shù)的流程圖500。該技術(shù)起始于505，其中確定操作模式是否為測(cè)試模式。如果不是，則流程繼續(xù)到510，其中讀和/或?qū)懖僮髟谡２僮髂Ｊ较吕^續(xù)。否則，如果是，則使能快速錯(cuò)誤應(yīng)力測(cè)試模式，并且流程繼續(xù)到515，其中包括禁用一個(gè)或多個(gè)內(nèi)部模擬電壓生成器，諸如內(nèi)部VCP電壓生成器。流程隨后繼續(xù)到520，其中包括將電阻型存儲(chǔ)器單元的位線耦接到恒流驅(qū)動(dòng)器。在525，存儲(chǔ)器單元的源極線耦接到VCP焊盤或外部管腳。塊530和535包括：在恒流驅(qū)動(dòng)器將位線拉到地電壓電平時(shí)，將VCP焊盤或外部管腳保持在測(cè)試寫電壓電平達(dá)與第一寫脈沖寬度相關(guān)聯(lián)的時(shí)間段。在540，第一測(cè)試電流被強(qiáng)制成以第一方向流經(jīng)存儲(chǔ)器單元。流程繼續(xù)到545，其中第一數(shù)據(jù)被寫入存儲(chǔ)器單元，隨后被讀回以便檢驗(yàn)存儲(chǔ)器單元的任何位是否未被翻轉(zhuǎn)。換句話說，存儲(chǔ)器位被期望為翻轉(zhuǎn)，并且如果它們不翻轉(zhuǎn)，則針對(duì)那個(gè)存儲(chǔ)器單元的這種條件可被記錄，并且在其位置可以指派冗余的存儲(chǔ)器單元。塊550和555包括：在恒流驅(qū)動(dòng)器將位線拉到測(cè)試寫電壓電平時(shí)，將VCP焊盤或外部管腳保持在地電壓電平達(dá)第二寫脈沖寬度或時(shí)間。在560，第二測(cè)試電流被強(qiáng)制成以第二方向流經(jīng)存儲(chǔ)器單元，該第二方向與第一方向相反，從而在565，使得與第一數(shù)據(jù)相反的第二數(shù)據(jù)被寫入存儲(chǔ)器單元，然后被讀回以便檢驗(yàn)存儲(chǔ)器單元的任何位是否未翻轉(zhuǎn)。換句話說，存儲(chǔ)器位被期望為翻轉(zhuǎn)，并且如果它們不翻轉(zhuǎn)，則針對(duì)那個(gè)存儲(chǔ)器單元的這種條件可被記錄，并且在其位置可以指派冗余的存儲(chǔ)器單元。圖7B是示出根據(jù)本發(fā)明構(gòu)思的一些實(shí)施例的用于大批量并行測(cè)試存儲(chǔ)器單元的技術(shù)的流程圖501。該技術(shù)起始于506，其中確定操作模式是否為測(cè)試模式。如果不是，則流程繼續(xù)到511，其中讀和/或?qū)懖僮髟谡２僮髂Ｊ较吕^續(xù)。否則，如果是，則使能快速錯(cuò)誤應(yīng)力測(cè)試模式，并且流程繼續(xù)到516，其中包括禁用一個(gè)或多個(gè)內(nèi)部模擬電壓生成器，諸如內(nèi)部VCP電壓生成器。流程隨后繼續(xù)到521，其中包括將電阻型存儲(chǔ)器單元的位線耦接到恒流驅(qū)動(dòng)器。在526，存儲(chǔ)器單元的源極線耦接到VCP焊盤或外部管腳。塊531和536包括：在恒流驅(qū)動(dòng)器將位線拉到地電壓電平時(shí)，將VCP焊盤或外部管腳保持在測(cè)試讀電壓電平達(dá)與第一讀脈沖寬度相關(guān)聯(lián)的時(shí)間段。在541，讀干擾測(cè)試電流被強(qiáng)制成以第一方向流經(jīng)存儲(chǔ)器單元。流程繼續(xù)到546，其中返回讀取數(shù)據(jù)以便檢驗(yàn)存儲(chǔ)器單元的任何位是否被翻轉(zhuǎn)。換句話說，存儲(chǔ)器位被期望為不翻轉(zhuǎn)，并且如果它們翻轉(zhuǎn)，則針對(duì)那個(gè)存儲(chǔ)器單元的這種條件可被記錄，并且在其位置可以指派冗余的存儲(chǔ)器單元。塊551和556包括：在恒流驅(qū)動(dòng)器將位線拉到測(cè)試讀電壓電平時(shí)，將VCP焊盤或外部管腳保持在地電壓電平達(dá)第二讀脈沖寬度或時(shí)間。在561，讀干擾測(cè)試電流被強(qiáng)制成以第二方向流經(jīng)存儲(chǔ)器單元，該第二方向與第一方向相反。然后流程繼續(xù)到566，其中返回讀取數(shù)據(jù)以便檢驗(yàn)存儲(chǔ)器單元的任何位是否被翻轉(zhuǎn)。換句話說，存儲(chǔ)器位被期望為不翻轉(zhuǎn)，并且如果它們翻轉(zhuǎn)，則針對(duì)那個(gè)存儲(chǔ)器單元的這種條件可被記錄，并且在其位置可以指派冗余的存儲(chǔ)器單元。圖8是根據(jù)本發(fā)明構(gòu)思的實(shí)施例的存儲(chǔ)器測(cè)試系統(tǒng)800的示例方框圖，該存儲(chǔ)器測(cè)試系統(tǒng)800包括存儲(chǔ)器設(shè)備105和ATE120，該ATE120具有用于測(cè)試存儲(chǔ)器陣列的存儲(chǔ)器單元的可測(cè)試性設(shè)計(jì)（DFT）電路115。存儲(chǔ)器測(cè)試系統(tǒng)800類似于圖1的存儲(chǔ)器設(shè)計(jì)系統(tǒng)100，因此，省略對(duì)其組件的詳細(xì)描述。參考圖8，DFT電路115可以與ATE120關(guān)聯(lián)或者另外位于ATE120中，從而相對(duì)于此處公開的本發(fā)明的測(cè)試構(gòu)思，具有更佳的主機(jī)側(cè)控制。將會(huì)理解，DFT電路115的一些或全部組件可以與ATE120關(guān)聯(lián)或者另外位于ATE120中。還將會(huì)理解，DFT電路115的一些組件可以與存儲(chǔ)器設(shè)備105關(guān)聯(lián)或者另外位于存儲(chǔ)器設(shè)備105中，并且DFT電路115的一些組件可以位于ATE120中。不管DFT電路115的實(shí)際位置如何，都可以實(shí)現(xiàn)并控制此處描述的大量并行測(cè)試特征和構(gòu)思。圖9是根據(jù)如此處公開的本發(fā)明構(gòu)思的實(shí)施例的計(jì)算系統(tǒng)900的方框圖，該計(jì)算系統(tǒng)900包括具有DFT電路115的電阻型存儲(chǔ)器設(shè)備105。參考圖9，計(jì)算系統(tǒng)900也可以包括中央處理單元（CPU）910、隨機(jī)存取存儲(chǔ)器（RAM）915、用戶接口920、諸如基帶芯片組的調(diào)制解調(diào)器925、和/或ATE120，它們可以電耦接到系統(tǒng)總線905。電阻型存儲(chǔ)器設(shè)備105包括此處說明的DFT電路115，它也可以電耦接到系統(tǒng)總線905。電阻型存儲(chǔ)器設(shè)備105可被包括在用于調(diào)節(jié)測(cè)試環(huán)境溫度的高熱爐（burn-inoven）930、或者其它合適的溫度周期變化用具內(nèi)，如上面詳細(xì)所述的。本發(fā)明構(gòu)思的上面實(shí)施例是圖示性的且不是限制性的。各種替換和等價(jià)物是可能的。本發(fā)明構(gòu)思的實(shí)施例不受存儲(chǔ)器陣列中包括的磁隨機(jī)存取存儲(chǔ)器單元的類型或數(shù)量限制。本發(fā)明構(gòu)思的實(shí)施例也不受并行讀或?qū)懙拇笮∠拗啤１景l(fā)明構(gòu)思的實(shí)施例不受晶體管、PMOS、NMOS的類型的限制，或者相反包括選擇磁隧道結(jié)設(shè)備。本發(fā)明構(gòu)思的實(shí)施例不受被包括來實(shí)現(xiàn)邏輯列選擇的邏輯門、NOR或NAND的類型的限制。本發(fā)明構(gòu)思的實(shí)施例不受其中本發(fā)明構(gòu)思可能被部署的集成電路的類型限制。本發(fā)明構(gòu)思的實(shí)施例也不限于任何特定類型的處理技術(shù)的限制，例如可被包含來制作存儲(chǔ)器的CMOS、雙極或BICMOS。此處描述的實(shí)施例已經(jīng)致力于存儲(chǔ)器測(cè)試電路，但不限于此。無論在什么情況下發(fā)現(xiàn)改善存儲(chǔ)器單元的可靠性可用，均可以包括此處描述的實(shí)施例。