本發(fā)明涉及存儲器技術(shù)領(lǐng)域，尤其涉及一種可利用時鐘雙沿進(jìn)行刷新的存儲器系統(tǒng)。

背景技術(shù)：

隨著集成電路設(shè)計和制造技術(shù)的不斷進(jìn)步，嵌入式存儲器在芯片內(nèi)部所占有的比例越來越高，其在正常工作時的錯誤率也越來越高，其對于可靠性設(shè)計的要求越來越高。存儲器的在線容錯設(shè)計，成為了當(dāng)前研究的熱點(diǎn)之一，日益引起人們的重視。

存儲器的在線刷新技術(shù)，常與糾錯技術(shù)結(jié)合，是一種有效的存儲器容錯方案。具體的工作原理是周期性地對于存儲中的內(nèi)容進(jìn)行錯誤檢測與糾錯分析，將發(fā)生錯誤的位置重新寫入正確的數(shù)據(jù)。這種方法屬于后臺工作機(jī)制，不會影響存儲器的正常讀寫操作，對于糾正軟錯誤(temporary upset)，防止因錯誤的積累而導(dǎo)致的多比特翻轉(zhuǎn)超出糾錯技術(shù)糾錯的范圍方面十分有效。然而對于硬錯誤(hard errors or stuck-at errors)，這種方法收效甚微。

存儲器的在線刷新技術(shù)在國內(nèi)外的研究都十分流行。國外對于常見的刷新方案如遍歷刷新(deterministic scrubbing)和隨機(jī)刷新(probabilistic scrubbing)的可靠性理論基礎(chǔ)有了深入的研究。國內(nèi)對于存儲器刷新技術(shù)的研究主要集中于動態(tài)隨機(jī)存儲器(DRAM)。中國專利“在刷新操作過程中讀取數(shù)據(jù)并能糾錯的半導(dǎo)體存儲器件”(專利號：02108016.X)提出了一種針對DRAM電路，第一周期進(jìn)行奇偶校驗(yàn)糾錯讀取，第二周期進(jìn)行刷新寫入的方法，其通過改變通用存儲器的內(nèi)部結(jié)構(gòu)來實(shí)現(xiàn)此功能。中國專利“隱藏存儲器刷新以及刷新隱藏存儲器”(專利號：02819070.X)提出了一種針對多個存儲器組成的存儲器系統(tǒng)進(jìn)行隱藏動態(tài)隨機(jī)訪問存儲器地址的方法，涉及存儲器體系結(jié)構(gòu)與管理。中國專利“存儲器”(申請?zhí)枺?00710110081.0)提出了利用兩個時鐘內(nèi)部時鐘和外部時鐘，對于 刷新動作和讀寫動作進(jìn)行分別控制的方法，采用不同的時鐘周期進(jìn)行刷新操作。中國專利“存儲器刷新方法”(專利號：200710002169.0)提出了一種當(dāng)存儲器列為閑置狀態(tài)且超過規(guī)定時間后，存儲器列進(jìn)入自我刷新的模式。中國專利“存儲器刷新裝置和存儲器刷新方法”(申請?zhí)枺?00780053809.9)可以自我調(diào)整刷新周期，已達(dá)到最優(yōu)的刷新糾錯頻率。

在實(shí)現(xiàn)本發(fā)明的過程中，申請人發(fā)現(xiàn)目前的存儲器刷新方法存在如下缺陷：

(1)現(xiàn)有的存儲器編解碼的硬件實(shí)現(xiàn)中，需要多個工作時鐘，對于電路設(shè)計的時序參數(shù)要求很高，在實(shí)現(xiàn)存儲器的正常讀寫操作和糾錯刷新操作時，需要占用不同的時鐘周期，并沒有從本質(zhì)上將兩個操作并行；

(2)現(xiàn)有的存儲器刷新的硬件實(shí)現(xiàn)中，需要進(jìn)行定制設(shè)計，不適用于半自動流程化設(shè)計方案，與現(xiàn)有的通用嵌入式存儲器不兼容，增加了產(chǎn)品的開發(fā)周期和成本。

技術(shù)實(shí)現(xiàn)要素：

(一)要解決的技術(shù)問題

鑒于上述技術(shù)問題，本發(fā)明提供了一種可利用時鐘雙沿進(jìn)行刷新的存儲器系統(tǒng)。

(二)技術(shù)方案

本發(fā)明可利用時鐘雙沿進(jìn)行刷新的存儲器系統(tǒng)包括：倍頻分頻電路116、存儲器109、輸出數(shù)據(jù)處理電路106、控制電路111。其中，倍頻分頻電路116，其利用原始時鐘信號104產(chǎn)生第一時鐘信號117和第二時鐘信號112，其中，第一時鐘信號117和第二時鐘信號117分別為原始時鐘信號104的2倍頻信號和2分頻信號。存儲器109，其各個端口設(shè)置如下：輸入地址端口，其輸入為輸入地址信號103；時鐘信號端口，其輸入為所述的第二時鐘信號117；輸出數(shù)據(jù)處理電路106，其數(shù)據(jù)輸入端口連接至存儲器的數(shù)據(jù)輸出端口，用于對輸入的數(shù)據(jù)進(jìn)行糾錯，并將糾錯后的數(shù)據(jù)輸出。控制電路111，其各個端口設(shè)置如下：數(shù)據(jù)輸入端口，其接收編碼后的數(shù)據(jù)；數(shù)據(jù)輸出端口，其連接至所述存儲器的數(shù)據(jù)輸入端口；寫使能信號輸入端口，其輸入寫使能信號102；寫使能信號輸出端口，其連接至所述存儲器的寫使能端口；時鐘信號端口，其輸入為所述的第一時鐘信號 117；輸出處理反饋端口，其連接至輸出處理電路106，用于接收輸出處理電路輸出的已糾錯標(biāo)識信號115，該已糾錯標(biāo)識信號115標(biāo)記了是否輸出數(shù)據(jù)中包含了已解碼糾錯的內(nèi)容；反饋數(shù)據(jù)端口，其連接至輸出處理電路106，用于接收輸出處理電路輸出的糾錯后的數(shù)據(jù)118。

(三)有益效果

從上述技術(shù)方案可以看出，本發(fā)明可利用時鐘雙沿進(jìn)行刷新的存儲器系統(tǒng)具有以下有益效果：

(1)刷新方案不影響模塊的正常工作周期，不需要進(jìn)行系統(tǒng)的時間冗余，不用添加多余的寄存器等存儲電路；

(2)可采用半定制設(shè)計流程，降低給設(shè)計帶來的成本和風(fēng)險，而且減少產(chǎn)品的開發(fā)周期；

(3)基于模塊級進(jìn)行設(shè)計，其受到工藝、溫度的影響較小，可移植性良好，適用于任何類型的存儲陣列單元，推廣應(yīng)用前景廣闊。

附圖說明

圖1為根據(jù)本發(fā)明實(shí)施例可利用時鐘雙沿進(jìn)行刷新的存儲器系統(tǒng)的硬件結(jié)構(gòu)示意圖；

圖2為圖1所示存儲器系統(tǒng)中倍頻分頻電路輸入時鐘信號與輸出的兩路時鐘信號的示意圖；

圖3為圖1所示存儲器系統(tǒng)中控制電路內(nèi)部邏輯的流程圖；

圖4為圖1所示存儲器系統(tǒng)的正常讀寫時序；

圖5為圖1所示存儲器系統(tǒng)的寫操作流程圖；

圖6為圖1所示存儲器系統(tǒng)的讀操作流程圖。

具體實(shí)施方式

為使本發(fā)明的目的、技術(shù)方案和優(yōu)點(diǎn)更加清楚明白，以下結(jié)合具體實(shí)施例，并參照附圖，對本發(fā)明進(jìn)一步詳細(xì)說明。

在本發(fā)明的一個示例性實(shí)施例中，提供了一種可利用時鐘雙沿進(jìn)行刷新的存儲器系統(tǒng)。圖1為根據(jù)本發(fā)明實(shí)施例可利用時鐘雙沿進(jìn)行刷新的存儲器系統(tǒng)的硬件結(jié)構(gòu)示意圖。

如圖1所示，本實(shí)施例可利用時鐘雙沿進(jìn)行刷新的存儲器系統(tǒng)包括： 單端口存儲器109、輸入處理電路105、倍頻分頻電路116、輸出處理電路106和控制電路111。

其中，本實(shí)施例存儲器系統(tǒng)輸入的數(shù)據(jù)/信號包括：輸入數(shù)據(jù)[m-1：0]-101，1位寬的輸入寫使能信號102，地址信號[i：0]-103，1位寬的原始時鐘信號104。本實(shí)施例存儲器系統(tǒng)輸出的數(shù)據(jù)包括：輸出數(shù)據(jù)[m-1：0]-107。

以下對本實(shí)施例可利用時鐘雙沿進(jìn)行刷新的存儲器系統(tǒng)的各個組成部分進(jìn)行詳細(xì)說明。

請參照圖1，倍頻分頻電路116的輸入信號來自于輸入的原始時鐘信號104，其輸出時鐘信號為第一時鐘信號117和第二時鐘信號112，其中，第一時鐘信號117為原始時鐘信號104的2倍頻信號，其周期是輸入的原始時鐘信號104的二分之一；第二時鐘信號112為原始時鐘信號104的2分頻信號，其周期是輸入的原始時鐘信號104的兩倍，如圖2所示。

其中，第一時鐘信號117被輸出至單端口存儲器的時鐘信號端口，第二時鐘信號112被輸出至控制電路的時鐘輸入端。

請參照圖1，輸入數(shù)據(jù)處理電路105用于對輸入數(shù)據(jù)[m-1：0]-101進(jìn)行編碼，得到編碼后的輸出數(shù)據(jù)[m+k-1：0]-110。其中，輸入處理電路105的編碼電路支持所有線性分組碼的編碼，實(shí)現(xiàn)方式與常用固定位寬的線性編碼電路一致。線性編碼電路要求編碼后輸出的數(shù)據(jù)與輸入的待編碼數(shù)據(jù)呈線性關(guān)系，因此，編碼電路的輸入不包含時鐘及其相關(guān)信號。

本實(shí)施例中，單端口存儲器109的端口設(shè)置與常用的通用嵌入式存儲器相一致，其中包括：輸入地址端口，其輸入為輸入地址信號[i：0]-103；時鐘信號端口，其連接至倍頻分頻電路116的第二時鐘信號輸出端，用于接收第二時鐘信號112，該第二時鐘信號的時鐘周期是輸入的原始時鐘信號104的兩倍。單端口存儲器109支持的輸入數(shù)據(jù)的編碼方式為線性分組碼，即數(shù)據(jù)位和校驗(yàn)位在編碼后的數(shù)據(jù)里是各自獨(dú)立的。輸出方式為寄存后輸出，即在時鐘上升沿時，將對應(yīng)地址(寫入或者讀出)的數(shù)據(jù)輸出。

關(guān)于該單端口存儲器109其他端口的連接情況，將在介紹控制電路111和輸出數(shù)據(jù)處理電路106時進(jìn)行說明。

輸出數(shù)據(jù)處理電路106，其數(shù)據(jù)輸入端口連接至單端口存儲器109的 數(shù)據(jù)輸出端口，其輸入數(shù)據(jù)為單端口存儲器109輸出的數(shù)據(jù)[m+k-1：0]。該輸出數(shù)據(jù)處理電路中解碼電路的解碼機(jī)制與編碼機(jī)制要求匹配，并具有糾錯功能，其實(shí)現(xiàn)方式與常用固定位寬的線性解碼電路一致。該輸出數(shù)據(jù)處理電路106輸出的數(shù)據(jù)為[m-1：0]位數(shù)據(jù)。

需要說明的是，線性解碼電路要求輸出解碼后的數(shù)據(jù)與輸入的需解碼數(shù)據(jù)呈線性關(guān)系，因此，解碼電路的輸入不包含時鐘及其相關(guān)信號。

請參照圖1，控制電路111用于控制單端口存儲器的正常讀寫操作和刷新糾錯操作。其中，控制電路111的各個端口如下：

數(shù)據(jù)輸入端口，連接至輸入數(shù)據(jù)處理電路的輸出數(shù)據(jù)端口，其輸入輸入數(shù)據(jù)處理電路編碼后的輸出數(shù)據(jù)[m+k-1：0]-110；

數(shù)據(jù)輸出端口，連接至單端口存儲器的數(shù)據(jù)輸入端口，向單端口存儲器輸出數(shù)據(jù)114；

寫使能信號輸入端口，其輸入1位寬的輸入寫使能信號102；

寫使能信號輸出端口，其連接單端口存儲器的寫使能端口，其按照控制邏輯輸出1位寬的輸入寫使能信號119；

時鐘信號端口，其連接至倍頻分頻電路的第二時鐘信號輸出端，其第二時鐘信號112；

輸出處理反饋端口，其連接至輸出處理電路，用于接收輸出處理電路輸出的已糾錯標(biāo)識信號115，該已糾錯標(biāo)識信號115表示是否輸出數(shù)據(jù)中包含了已解碼糾錯的內(nèi)容，即當(dāng)該已糾錯標(biāo)識信號115為高電平時，表明輸出數(shù)據(jù)中包含了已解碼糾錯的內(nèi)容，當(dāng)該已糾錯標(biāo)識信號115為低電平時，表明輸出數(shù)據(jù)中不包含了已解碼糾錯的內(nèi)容；

反饋數(shù)據(jù)端口，其連接至輸出處理電路，用于接收輸出處理電路輸出的解碼糾錯后的數(shù)據(jù)。

以下來介紹控制電路111內(nèi)部的控制邏輯。圖3為圖1所示存儲器系統(tǒng)中控制電路內(nèi)部控制邏輯的流程圖。圖4為圖1所示存儲器系統(tǒng)的正常讀寫時序。請參照圖3和圖4，該內(nèi)部控制邏輯包括：

步驟S310：判斷來自第二時鐘信號112是否為低電平，即是否處于正常時鐘的前半個周期，如果是，執(zhí)行步驟S320，否則，執(zhí)行步驟S330。

步驟S320：將輸入的寫使能信號102由寫使能信號輸出端口作為輸出 寫使能信號119輸出，將數(shù)據(jù)輸入端口輸入的編碼后的數(shù)據(jù)110輸出至數(shù)據(jù)輸出端口，從而數(shù)據(jù)信號114進(jìn)入單端口存儲器的數(shù)據(jù)輸入端口，流程結(jié)束；

步驟330：若此時刻處于輸入時鐘信號104的后半個工作周期(其電平為低)，判斷來自輸出處理電路的已糾錯標(biāo)識信號115是否為高電平，即判斷是否需要糾錯刷新，如果是，則執(zhí)行步驟S340，否則，執(zhí)行步驟S350；

步驟340：如果步驟330中已糾錯標(biāo)識信號115為低電平，即判斷結(jié)果為不需要糾錯刷新，則將寫使能信號輸出端口輸出的寫使能信號119置為讀使能狀態(tài)，將反饋數(shù)據(jù)端口輸入的數(shù)據(jù)(118)由數(shù)據(jù)輸出端口作為輸出信號114的值輸出至單端口存儲器109，流程結(jié)束；

步驟350：如果步驟330中已糾錯標(biāo)識信號115為高電平，即判斷結(jié)果為需要糾錯刷新，則將寫使能信號輸出端口輸出的寫使能信號119置為寫使能狀態(tài)，將反饋數(shù)據(jù)端口輸入的數(shù)據(jù)(118)由數(shù)據(jù)輸出端口作為輸出信號114的值輸出至單端口存儲器109，流程結(jié)束。

以下通過一個讀數(shù)據(jù)操作實(shí)施例和一個寫數(shù)據(jù)操作實(shí)施例，來進(jìn)一步詳細(xì)說明圖1所示系統(tǒng)實(shí)施例的特點(diǎn)。

(一)寫數(shù)據(jù)操作，如圖5所示：

步驟510：當(dāng)外部輸入的寫使能狀態(tài)為寫的時候，在t1時刻時鐘上升沿到來之前，在時鐘周期T0內(nèi)，輸入數(shù)據(jù)處理電路根據(jù)輸入數(shù)據(jù)[m：0]得到輸出數(shù)據(jù)110，并經(jīng)控制電路輸出信號[m+k-1：0]-114至單端口存儲器輸入數(shù)據(jù)端；

步驟520：在時鐘上升沿t11時，將外部輸入的數(shù)據(jù)114地址103寫使能119信號從單端口存儲器寫入存儲器；

步驟530：在時鐘周期t11至t12內(nèi)，即正常輸入時鐘信號104的上半周期內(nèi)，輸出數(shù)據(jù)[m+k-1：0]信號108經(jīng)過輸出處理電路進(jìn)行解碼糾錯，生成數(shù)據(jù)信號107[m：0]；

步驟540：在時鐘上升沿t12時，根據(jù)外部輸入的地址從單端口存儲器讀出數(shù)據(jù)，并輸出至輸出數(shù)據(jù)信號108；

步驟550：在時鐘周期t11至t12內(nèi)，即在正常輸入時鐘104的下半個 周期內(nèi)，輸出數(shù)據(jù)[m+k-1：0]信號108經(jīng)過輸出處理電路，轉(zhuǎn)換成信號107[m：0]。

(二)讀數(shù)據(jù)操作實(shí)施例，如圖6所示：

步驟610：當(dāng)外部輸入的寫使能狀態(tài)為讀的時候，在時鐘上升沿t2時，根據(jù)外部輸入的地址寫使能信號，經(jīng)由控制電路，從單端口存儲器將數(shù)據(jù)讀出至輸出數(shù)據(jù)端信號108[m+k-1：0]；

步驟620：在時鐘周期t21至t22內(nèi)，即正常輸入時鐘信號104的上半周期內(nèi)，輸出數(shù)據(jù)經(jīng)過輸出處理電路，將處理過的數(shù)據(jù)[m+k-1：0]信號112和是否需要刷新寫入的標(biāo)識信號115傳輸至控制電路，并輸出數(shù)據(jù)信號107；

步驟630：在時鐘上升沿t22時，當(dāng)標(biāo)識信號115顯示需要刷新寫入時，將輸出寫信號119置為寫狀態(tài)，反之為讀狀態(tài)，將輸出處理電路輸出的信號112作為控制電路信號114的輸出，輸入單端口存儲器；

步驟640：在時鐘周期t22至t31內(nèi)，輸出數(shù)據(jù)經(jīng)過輸出處理電路，輸出數(shù)據(jù)信號107。

至此，已經(jīng)結(jié)合附圖對本實(shí)施例進(jìn)行了詳細(xì)描述。依據(jù)以上描述，本領(lǐng)域技術(shù)人員應(yīng)當(dāng)對本發(fā)明可利用時鐘雙沿進(jìn)行刷新的存儲器有了清楚的認(rèn)識。

此外，在附圖或說明書描述中，相似或相同的部分都使用相同的圖號。附圖中未繪示或描述的實(shí)現(xiàn)方式，為本技術(shù)領(lǐng)域中普通技術(shù)人員所知的形式。并且，上述對各元件和方法的定義并不僅限于實(shí)施例中提到的各種具體結(jié)構(gòu)或方式，本領(lǐng)域普通技術(shù)人員可對其進(jìn)行簡單地更改或替換，例如：

(1)可以刪除其中的輸入處理電路，直接外部輸入糾錯編碼完成后的數(shù)據(jù)，從而利用本系統(tǒng)只進(jìn)行隨機(jī)糾錯刷新部分，實(shí)現(xiàn)解碼刷新的功能；

(2)其中的單端口存儲器可以用任意多端口存儲器來代替，可以實(shí)現(xiàn)多個端口同時糾錯刷新的功能。

綜上所述，本發(fā)明提供一種可利用時鐘雙沿進(jìn)行刷新的存儲器系統(tǒng)。該存儲器系統(tǒng)中，刷新方案不影響模塊的正常工作周期，不需要進(jìn)行系統(tǒng)的時間冗余，不用添加多余的寄存器等存儲電路。此外，該存儲器系統(tǒng)可采用半定制設(shè)計流程，降低給設(shè)計帶來的成本和風(fēng)險，而且減少產(chǎn)品的開 發(fā)周期，并基于模塊級進(jìn)行設(shè)計，其受到工藝、溫度的影響較小，可移植性良好，適用于任何類型的存儲陣列單元，推廣應(yīng)用前景廣闊。

以上所述的具體實(shí)施例，對本發(fā)明的目的、技術(shù)方案和有益效果進(jìn)行了進(jìn)一步詳細(xì)說明，所應(yīng)理解的是，以上所述僅為本發(fā)明的具體實(shí)施例而已，并不用于限制本發(fā)明，凡在本發(fā)明的精神和原則之內(nèi)，所做的任何修改、等同替換、改進(jìn)等，均應(yīng)包含在本發(fā)明的保護(hù)范圍之內(nèi)。