本申請涉及一種存儲器控制方法及其系統(tǒng)。

背景技術(shù)：

近年來，提供高效能、低功率消耗的電子裝置已逐漸成為市場趨勢。在電子裝置中，動態(tài)隨機(jī)存取存儲器(DRAM)的功率消耗(power consumption)占了電子裝置整體的功率消耗的大部分。目前動態(tài)隨機(jī)存取存儲器的元件開發(fā)上，除了增大DRAM存儲容量、提高DRAM操作速度及擴(kuò)大DRAM數(shù)據(jù)傳輸?shù)膸捴猓绾谓档虳RAM的耗電量為目前業(yè)界的主要研究發(fā)展的方向。一般而言，實(shí)現(xiàn)低功率消耗的DRAM的作法主要包括以下幾種方式。采用先進(jìn)工藝的低電壓、降低DRAM的輸入輸出(IO)上的電容值、提供深度省電模式(Deep power down mode)以及改變DRAM中的存儲器陣列存儲單元中數(shù)據(jù)更新頻率等方式。然而，這些方法可能相對的提升了芯片的制作成本，或在降低功率消耗上并無大幅的實(shí)質(zhì)效益。

技術(shù)實(shí)現(xiàn)要素：

根據(jù)本公開的一實(shí)施例，提供一種存儲器系統(tǒng)。本公開存儲器系統(tǒng)包括存儲器裝置及存儲器控制器。存儲器裝置包含電性連接的多個存儲器內(nèi)部電路與一存儲器陣列。存儲器陣列包括一特定存儲器區(qū)塊。存儲器控制器包括分析模塊以及切換模塊。分析模塊分析對應(yīng)至特定存儲器區(qū)塊的多個存儲器控制指令的狀態(tài)以產(chǎn)生控制參數(shù)。切換模塊根據(jù)控制參數(shù)、特定存儲器區(qū)塊的目前操作模式、及特定存儲器區(qū)塊的操作狀態(tài)決定是否發(fā)出包含第一切換指令及第二切換指令的切換指令。當(dāng)存儲器裝置接收到第一切換指令時，特定存儲器區(qū)塊與至少部分的存儲器內(nèi)部電路由正常電壓操作模式切換至低電壓操作模式。

根據(jù)本公開的一實(shí)施例，提供一種用于一存儲器系統(tǒng)的存儲器控制方法。此存儲器控制方法包含以下步驟。分析對應(yīng)至特定存儲器區(qū)塊的多個存儲器 控制指令的狀態(tài)，以產(chǎn)生一控制參數(shù)。根據(jù)控制參數(shù)、特定存儲器區(qū)塊之一目前操作模式、及特定存儲器區(qū)塊之一操作狀態(tài)，決定是否發(fā)出一切換指令。切換指令包含一第一切換指令及一第二切換指令。此存儲器控制方法還包含當(dāng)存儲器裝置接收到第一切換指令時，將特定存儲器區(qū)塊與至少部分的存儲器內(nèi)部電路由一正常電壓操作模式切換至一低電壓操作模式。

以下所附的圖式，構(gòu)成了本說明書的一部分，用以配合下文的描述以說明公開的實(shí)施例，為了解釋公開的實(shí)施例。

附圖說明

圖1繪示依據(jù)本公開的一實(shí)施例的存儲器系統(tǒng)的方塊圖。

圖2繪示依據(jù)本公開的圖1的存儲器裝置的電路結(jié)構(gòu)的示意圖。

圖3繪示依據(jù)本公開的圖1的存儲器系統(tǒng)架構(gòu)的示意圖。

圖4繪示依據(jù)不同的區(qū)塊交錯參數(shù)β分別操作在低電壓操作模式或正常電壓操作模式的時序圖。

圖5繪示依據(jù)不同的請求數(shù)量參數(shù)N_Qr分別操作在低電壓操作模式或正常電壓操作模式的時序圖。

圖6繪示依據(jù)本公開的一實(shí)施例的用于如圖1的存儲器系統(tǒng)的存儲器控制方法的流程圖。

圖7繪示依據(jù)本公開的存儲器控制方法的模擬結(jié)果的示意圖。

【符號說明】

100、300：存儲器系統(tǒng)

110：存儲器控制器

120：存儲器裝置

112、330：分析模塊

114、340：切換模塊

C1：存儲器控制指令

C2：控制參數(shù)

Cs：切換指令

Cm：目前操作模式

210：接收器

211：行請求處理電路

212：行預(yù)解碼器

213：列請求處理電路

214：列解碼器

215：位線開關(guān)驅(qū)動器

221：總體字線解碼器

222：局部字線解碼器

223：局部字線驅(qū)動器

224：存儲器陣列

225：位線感測放大器

226：數(shù)據(jù)放大器

231：數(shù)據(jù)輸入緩沖電路

232：數(shù)據(jù)輸出緩沖電路

233：芯片外驅(qū)動電路

241：數(shù)據(jù)輸入/輸出脈沖電路

242：數(shù)據(jù)輸入/輸出電路

DQS、DQ：引腳

311：交易隊列單元

312：映射解碼單元

313：指令隊列單元

314：存儲器區(qū)段仲裁器

315：存儲器區(qū)塊仲裁器

316：分析單元

317：指令緩沖器

318：狀態(tài)表

Rank 0、Rank 1、Rank N：存儲器區(qū)塊

Bank 0、Bank 1、Bank k：存儲器區(qū)塊中的存儲器區(qū)段

VN：正常電壓操作模式

VL：低電壓操作模式

β：區(qū)塊交錯參數(shù)

N_Qr：請求數(shù)量參數(shù)

tRL、tRTP、tRAS、tRCD、tRP、tRC：指令間的等待時間

B0、B2：存儲器區(qū)段

RD、PRE、ACT：存儲器控制指令

S610：判斷特定存儲器區(qū)塊的操作狀態(tài)是否為一爆發(fā)模式

S620：判斷特定存儲器區(qū)塊的操作狀態(tài)是否為一讀取模式或一寫入模式

S630：分析對應(yīng)至特定存儲器區(qū)塊的多個存儲器控制指令的狀態(tài)，以產(chǎn)生一控制參數(shù)

S640：判斷控制參數(shù)是否代表一正常電壓操作模式

S650：判斷目前操作模式是否為正常電壓操作模式

S660：不發(fā)出切換指令

S670：發(fā)出第二切換指令

S680：判斷目前操作模式是否為低電壓操作模式

S690：發(fā)出第一切換指令

BW_s(GB/s)、BW_n(GB/s)：帶寬

△BW(％)：帶寬的變化百分比

△E_ff(％)：能量效率的變化百分比

γ_s、γ_n：帶寬*能量效率

△γ：帶寬*能量效率的變化百分比

具體實(shí)施方式

圖1繪示依據(jù)本公開的一實(shí)施例的存儲器系統(tǒng)的方塊圖。存儲器系統(tǒng)100包含存儲器控制器110以及存儲器裝置120。存儲器裝置120包含多個存儲器內(nèi)部電路與一存儲器陣列。這些存儲器內(nèi)部電路與存儲器陣列電性連接。存儲器陣列至少包括一個存儲器區(qū)塊(rank)。存儲器控制器110包含一分析模塊112及切換模塊114。分析模塊112用以分析多個存儲器控制指令C1的狀態(tài)以產(chǎn)生一控制參數(shù)C2。切換模塊114用以根據(jù)控制參數(shù)C2以及存儲器裝置120的一目前操作模式Cm、及特定存儲器區(qū)塊的一操作狀態(tài)(state)決定是否發(fā)出一切換指令Cs。切換指令包含一第一切換指令及一第二切換指令。當(dāng)存儲器裝置接收到第一切換指令時，特定存儲器區(qū)塊與至少部分的存儲器內(nèi)部電路由一正常電壓操作模式切換至一低電壓操作模式。在此實(shí)施例中，存儲器系統(tǒng)100可藉由存儲器控制器110分析存儲器控制指令的狀態(tài)以決定將存儲器裝置120由正常電壓操作模式切換至低電壓模式，可節(jié)省存儲器裝置 120的功率消耗。

請參照圖2，圖2繪示依據(jù)本公開的圖1的存儲器裝置120的電路結(jié)構(gòu)的示意圖。

詳細(xì)的說，存儲器裝置120包含接收器(Receiver)210、行請求處理電路(Row request)211、行預(yù)解碼器(Row pre-decoder)212、列請求處理電路(Column request)213、列解碼器(Column decoder)214以及位線開關(guān)驅(qū)動器(BS driver)215、總體字線解碼器(Global word line decoder)221、局部字線解碼器(Local word line decoder)222、局部字線驅(qū)動器(Local word line driver)223、存儲器陣列(Cell Array)224、位線感測放大器(Bit line sense amplifier)225、數(shù)據(jù)放大器(Data amplifier)226、數(shù)據(jù)輸入緩沖電路(Data input buffer)231、數(shù)據(jù)輸出緩沖電路(Data output buffer)232、芯片外驅(qū)動電路(Off chip driver)233、一數(shù)據(jù)輸入/輸出脈沖電路(Data input/output pulse circuit)241以及一數(shù)據(jù)輸入/輸出電路(Data input/output circuit)242。

接收器210用以接收存儲器控制器110傳來的存儲器控制指令，其中行請求處理電路211處理相關(guān)于行的指令，例如啟動(ACT)或預(yù)充電(PRE)指令。列請求處理電路213則處理相關(guān)于列的指令，例如讀取(RD)或?qū)懭?WR)指令。其中行預(yù)解碼器212、總體字線解碼器221、以及局部字線解碼器222可結(jié)合為一行解碼器，用于解碼指令以決定要對哪一條字線執(zhí)行指令。相似的，列解碼器214也用于解碼指令已決定要對哪一條位線執(zhí)行指令?？傮w字線解碼器221以及局部字線解碼器222為列邏輯。數(shù)據(jù)放大器226為行邏輯。

舉例來說，行解碼器根據(jù)一啟動指令(ACT)將其中一條字線打開，列解碼器214可根據(jù)一讀取指令(RD)將其中一條位線打開，讀取存儲器陣列的數(shù)據(jù)再經(jīng)由位線感測放大器225以及數(shù)據(jù)放大器226讀出數(shù)據(jù)，再經(jīng)由數(shù)據(jù)輸出緩沖電路232進(jìn)行處理。之后再通過芯片外驅(qū)動電路233以及數(shù)據(jù)輸入/輸出電路242，最后由DQS及DQ引腳輸出。

在此文中，上述的電路可分為時序相關(guān)電路或時序獨(dú)立電路，時序相關(guān)電路是會隨著時鐘周期相關(guān)的電路，時序獨(dú)立電路是無關(guān)于時鐘周期的電路。其中，在本公開中，將這些時序獨(dú)立電路的可切換操作于低電壓操作模式或正常電壓操作模式，并將時序相關(guān)電路維持操作在正常電壓操作模式，而在不改變操作頻率的情況下能節(jié)省存儲器系統(tǒng)的功率消耗并保持總線原本的時鐘頻率。

在一實(shí)施例中，時序相關(guān)電路包含接收器210、存儲器陣列224、位線感測放大器225、芯片外驅(qū)動電路233、數(shù)據(jù)輸入/輸出脈沖電路241以及數(shù)據(jù)輸入/輸出電路242。而時序獨(dú)立電路包含行請求處理電路211、行預(yù)解碼器212、列請求處理電路213、列解碼器214、位線開關(guān)驅(qū)動器215、總體字線解碼器221、局部字線解碼器222、局部字線驅(qū)動器223、數(shù)據(jù)放大器226、數(shù)據(jù)輸入緩沖電路231以及數(shù)據(jù)輸出緩沖電路232。

表1

請參照表1，表1公開了使用正常操作電壓(例如1.2V)的存儲器控制方法、動態(tài)電壓頻率切換(Dynamic Voltage Frequency Switching，DVFS)的控制方法以及本實(shí)施例的部分電路操作在低電壓(例如1.0V)控制方法，三個方法所使用的參數(shù)設(shè)定。

其中參數(shù)tCK為一時鐘周期，單位納秒(ns)。參數(shù)tRL為讀取等待時間，參數(shù)tRTP為讀取指令到預(yù)充電指令的等待時間，參數(shù)tRAS為行指令到預(yù)充 電指令之間的等待時間，參數(shù)tRCD為行指令到列指令之間的等待時間，參數(shù)tRP為預(yù)充電指令到啟動指令之間的等待時間，參數(shù)tRC為行周期，相當(dāng)于參數(shù)tRAS加參數(shù)tRP的時間，單位皆為時鐘周期。IDD0為存儲器裝置的接收器210、行請求處理電路211、行預(yù)解碼器212、總體字線解碼器221、局部字線解碼器222、局部字線驅(qū)動器223、存儲器陣列224和位線感測放大器225持續(xù)執(zhí)行啟動和預(yù)充電指令時的電流，IDD1為存儲器裝置的上述元件持續(xù)執(zhí)行啟動、讀取和預(yù)充電指令時的電流，IDD4W為存儲器裝置的上述元件持續(xù)執(zhí)行寫入指令的電流，IDD4R為存儲器裝置的上述元件持續(xù)執(zhí)行讀取指令時的電流，IDD5為存儲器裝置的上述元件持續(xù)執(zhí)行更新(REF)指令時的電流，單位為毫安培(mA)。

由表1可知，動態(tài)電壓頻率切換的控制方法及本實(shí)施例的控制方法皆可降低電流。雖然動態(tài)電壓頻率切換的控制方法的參數(shù)tRL、tRTP、tRAS、tRCD、tRP或tRC的時鐘數(shù)與正常操作電壓的參數(shù)的時鐘數(shù)相同，然而，動態(tài)電壓頻率切換的控制方法的時鐘周期的改變了(由5ns延長為6.5ns)，因此參數(shù)tRL、tRTP、tRAS、tRCD、tRP或tRC的所對應(yīng)的時間長度也因此而改變了。在此情況下，存儲器裝置120的操作頻率會改變，而存儲器控制器110的操作頻率也要隨著改變。由于存儲器控制器110會接收來自處理器的數(shù)據(jù)讀寫請求。此時，存儲器控制器110、及存儲器裝置120的操作頻率與處理器的操作頻率就會不一致，而在處理器的操作頻率并未改變的情況下，要去控制不同操作頻率的存儲器裝置就可能會有困難。相對的，本公開藉由維持時鐘周期的大小，也就是不改變操作頻率，而改變指令之間延遲的時間，例如可以改變參數(shù)tRL、tRTP、tRAS、tRCD、tRP或tRC的時間。在此實(shí)施例中，本公開的控制方法僅改變tRL和tRTP，就可達(dá)到降低存儲器裝置功率消耗的效果。并且，可在不改變存儲器裝置的操作頻率的情況下節(jié)省存儲器系統(tǒng)的功率消耗，可維持較高的帶寬。

表2

請再參照表2，表2公開了使用正常操作電壓的存儲器控制方法、動態(tài)電壓頻率切換的控制方法以及本實(shí)施例的控制方法的存儲器帶寬及功率消耗的比較。由表2可知，本實(shí)施例的控制方法和動態(tài)電壓頻率切換的控制方法皆可降低存儲器的啟動功率消耗、讀取功率消耗以及寫入功率消耗。即本公開的控制方法相較于動態(tài)電壓頻率切換的控制方法可維持在原本的數(shù)據(jù)傳輸?shù)淖畲髱?，也就是不需要降低存儲器總線的數(shù)據(jù)傳輸速度。

圖3繪示依據(jù)本公開的圖1的存儲器系統(tǒng)架構(gòu)的示意圖。存儲器系統(tǒng)300包含存儲器控制器310以及存儲器裝置320。存儲器控制器310包含一交易隊列(transaction queue)單元311、一映射解碼單元312、多個指令隊列(command queue)單元313、多個存儲器區(qū)段仲裁器(bank Arbiter)314、多個存儲器區(qū)塊(rank)仲裁器315、一分析單元316、一指令緩沖器317以及一狀態(tài)表318。存儲器控制器310的交易隊列單元311接收并暫時存放處理器傳來的數(shù)據(jù)讀寫請求C1，例如讀取(RD)、寫入(WR)指令。之后，映射解碼單元312將存儲器控制指令C1映射解碼后傳送到指令隊列單元313。在此實(shí)施例中，每一個存儲器區(qū)段各有一指令隊列單元313以及一存儲器區(qū)段仲裁器314。指令隊列單元313暫存這些解碼后的存儲器控制指令，而存儲器區(qū)段仲裁器314會在每一周期選擇指令隊列單元313中的一指令，將暫存在指令隊列單元313中的指令發(fā)送到存儲器區(qū)塊仲裁器315。相似地，每一存儲器區(qū)塊也有對應(yīng)的存儲器區(qū)塊仲裁器315。在此實(shí)施例中，每一存儲器區(qū)塊都對應(yīng)一個狀態(tài)表318，而狀態(tài)表318記錄每一存儲器區(qū)塊中每一存儲器區(qū)段的狀態(tài)。

在此實(shí)施例中，例如以存儲器區(qū)塊為單位。存儲器裝置320包含一或多個存儲器區(qū)塊(rank)，標(biāo)示為Rank 0～Rank N，每一個存儲器區(qū)塊(rank)各包含一或多個存儲器區(qū)段(bank)，標(biāo)示為Bank 0～Bank K。而存儲器控制器310中的分析單元316還包含分析模塊330以及切換模塊340。每一存儲器區(qū)塊分別對應(yīng)一分析模塊330。分析模塊330分析對應(yīng)某一存儲器區(qū)塊中的多個指令隊列單元313中暫存的多個存儲器控制指令的狀態(tài)而產(chǎn)生一控制參數(shù)，此控制參數(shù)可為一低電壓參數(shù)或者一正常電壓參數(shù)，以分別代表存儲器裝置 操作在低電壓操作模式VL或者正常電壓操作模式VN。之后切換模塊340根據(jù)控制參數(shù)以及存儲器裝置320的目前操作模式?jīng)Q定是否發(fā)出一切換指令。切換指令包含一第一切換指令及一第二切換指令。當(dāng)存儲器裝置接收到第一切換指令時，將特定存儲器區(qū)塊與至少部分的存儲器內(nèi)部電路由正常電壓操作模式切換至低電壓操作模式。相反地，當(dāng)存儲器裝置接收到第二切換指令時，將特定存儲器區(qū)塊與至少部分的存儲器內(nèi)部電路由低電壓操作模式切換至正常電壓操作模式。

例如，如果控制參數(shù)為低電壓參數(shù)而存儲器裝置320的目前操作也為低電壓操作模式，則不發(fā)出切換指令。若控制參數(shù)為低電壓參數(shù)而存儲器裝置320的目前操作模式為正常電壓操作模式，則切換模塊340發(fā)出第一切換指令，以將存儲器裝置320切換為低電壓操作模式VL。如果控制參數(shù)為正常電壓參數(shù)而存儲器裝置320的目前操作模式為低電壓操作模式，則切換模塊340發(fā)出第二切換指令，以將存儲器裝置320切換為正常電壓操作模式VN。若控制參數(shù)為正常電壓參數(shù)而存儲器裝置320的目前操作模式也為正常電壓操作模式，則不發(fā)出切換指令。

在一實(shí)施例中，分析模塊330分析多個存儲器控制指令存儲于多個指令隊列的狀態(tài)，例如分析一個存儲器區(qū)塊中不同存儲器區(qū)段的多個指令隊列單元313的分散程度以產(chǎn)生一區(qū)塊交錯(rank interleave)參數(shù)β，其中β愈小代表存儲器控制指令是較平均地分布在多個指令隊列單元313，而β愈大代表分布在多個指令隊列單元313的存儲器控制指令較不平均，例如存儲器控制指令較集中在某一存儲器區(qū)段的指令隊列單元313。分析模塊330再根據(jù)此區(qū)塊交錯參數(shù)β產(chǎn)生控制參數(shù)，例如可設(shè)定一臨界值βth，在低于臨界值βth則產(chǎn)生低電壓參數(shù)，在高于臨界值βth則產(chǎn)生正常電壓參數(shù)。

請參照圖4，圖4比較了在不同的區(qū)塊交錯參數(shù)β的情況下，操作在低電壓操作模式或正常電壓操作模式的優(yōu)劣。圖4繪示依據(jù)不同的區(qū)塊交錯參數(shù)β分別操作在低電壓操作模式或正常電壓操作模式的時序圖。如圖4左上角的方塊所示，假設(shè)在β較大的情況下，也就是分散程度較差的情況下，將存儲器裝置操作在低電壓操作模式的情形。假設(shè)此時存儲器指令都集中在Bank 0(B0)，依據(jù)表2，在本公開的低電壓操作模式時，tRL(讀取等待時間)為2個時鐘周期，tRTP(讀取指令RD到預(yù)充電指令PRE的等待時間)為3個時鐘周期，tRP(預(yù)充電指令到啟動指令之間的等待時間)為1個時鐘周期， tRCD(行指令到列指令之間的等待時間)為1個時鐘周期，也就是說，第一個讀取指令到下一個讀取指令之間需要7個時鐘周期。

如圖4左下角的方塊所示，假設(shè)在β較大的情況下，也就是分散程度較差的情況下，將存儲器裝置操作在正常電壓操作模式的情形。依據(jù)表2，在正常電壓操作模式時，tRL為1個時鐘周期，tRTP為2個時鐘周期，tRP為1個時鐘周期，tRCD為1個時鐘周期，也就是說，第一個讀取指令到下一個讀取指令之間需要5個時鐘周期。

因此，如果在β較大的情況下，將存儲器裝置操作在低電壓操作模式，執(zhí)行一讀取指令會延遲兩個時鐘周期，如果之后都在同一存儲器區(qū)段執(zhí)行讀取指令，則會累積兩個時鐘周期乘以存儲器控制指令的數(shù)量，而會產(chǎn)生很大的延遲。

另一方面，假設(shè)在β較小的情況下，也就是分散程度較平均的情況下，將存儲器裝置操作在低電壓操作模式，如圖4右上角的方塊所示。此時，tRL一樣為2個時鐘周期，但是由于存儲器控制指令分散在不同存儲器區(qū)段，因此可在等待時間中同時執(zhí)行Bank 2(B2)的存儲器控制指令A(yù)CT及RD，而假設(shè)在Bank 0(B0)的讀取指令之后間隔2個時鐘周期再在Bank 2(B2)執(zhí)行啟動指令，tRCD為1個時鐘周期，則在Bank 0的第一個讀取指令到下一個讀取指令之間共需要4個時鐘周期。

又如圖4右下角的方塊所示，假設(shè)在β較小的情況下，也就是分散程度較平均的情況下，將存儲器裝置操作在正常電壓操作模式。此時，tRL為1個時鐘周期，在Bank 0(B0)的讀取指令之后在Bank 2(B2)執(zhí)行啟動指令之間的等待時間也為2個時鐘周期，tRCD為1個時鐘周期，也就是說，第一個讀取指令到下一個讀取指令之間也是需要4個時鐘周期。

由上述內(nèi)容可知，在β較大的情況下，若將存儲器裝置操作在低電壓操作模式，執(zhí)行每一讀取指令會延遲兩個時鐘周期，此時會影響存儲器裝置的效能，因此可設(shè)定β較大的情況下操作在正常電壓操作模式，即不會有上述的執(zhí)行每一讀取指令會延遲兩個時鐘周期的情況產(chǎn)生。而在β較小的情況下，將存儲器裝置操作在低電壓操作模式則不會產(chǎn)生延遲，因此可設(shè)定β較小的情況下操作在低電壓操作模式。

在另一實(shí)施例中，分析模塊330分析存儲于多個指令隊列的多個存儲器控制指令的總量，例如分析一個存儲器區(qū)塊中不同存儲器區(qū)段的多個指令隊 列單元313的多個存儲器控制指令的總量以產(chǎn)生一請求數(shù)量參數(shù)N_Qr，其中N_Qr愈大代表此存儲器區(qū)塊中的指令隊列有較多的存儲器控制指令，而N_Qr愈小代表此存儲器區(qū)塊中的指令隊列有較少的存儲器控制指令。分析模塊330再根據(jù)此請求數(shù)量參數(shù)N_Qr產(chǎn)生控制參數(shù)，例如可設(shè)定一臨界值N_Qrth，若請求數(shù)量參數(shù)N_Qr高于臨界值N_Qrth，則產(chǎn)生正常電壓參數(shù)，若請求數(shù)量參數(shù)N_Qr低于臨界值N_Qrth，則產(chǎn)生低電壓參數(shù)。

請參照圖5，圖5比較了在不同的請求數(shù)量參數(shù)N_Qr的情況下操作在低電壓操作模式或正常電壓操作模式的優(yōu)劣。圖5繪示依據(jù)不同的請求數(shù)量參數(shù)N_Qr分別操作在低電壓操作模式或正常電壓操作模式的時序圖。如圖5左上角的方塊所示，假設(shè)在N_Qr較小的情況下，也就是存儲器控制指令數(shù)目少的情況下，在圖5的例中，假設(shè)只有一個存儲器控制指令的情況下，將存儲器裝置操作在低電壓操作模式時的情形，此時tRL為2個時鐘周期。又如圖5左下角的方塊所示，假設(shè)在N_Qr較小的情況下，將存儲器單元操作在正常電壓操作模式時，tRL為1個時鐘周期。

因此，如果在N_Qr較小的情況下，將存儲器單元操作在低電壓操作模式，相較于操作在正常電壓操作模式，執(zhí)行一讀取指令會延遲一個時鐘周期，并且由于存儲器控制指令的總量較少(在此例中后續(xù)沒有指令)，因此延遲的時鐘周期也不多。

另一方面，假設(shè)在N_Qr較大的情況下，也就是存儲器控制指令數(shù)目多的情況下，將存儲器單元操作在低電壓操作模式，如圖5右上角的方塊所示。此時，tRL一樣為2個時鐘周期，但是由于存儲器控制指令數(shù)目多，也就是后續(xù)中還有指令要執(zhí)行，因此tRTP為3個時鐘周期，則在bank 0的第一個讀取指令到下一個讀取指令之間共需要7個時鐘周期。

又如圖5右下角的方塊所示，假設(shè)在N_Qr較大的情況下，也就是存儲器控制指令數(shù)目多的情況下，將存儲器單元操作在正常電壓操作模式。此時，tRL為1個時鐘周期，tRTP為2個時鐘周期，tRP為1個時鐘周期，tRCD為1個時鐘周期，也就是說，第一個讀取指令到下一個讀取指令之間需要5個時鐘周期。

因此，如果在N_Qr較大的情況下，將存儲器單元操作在低電壓操作模式，相較于操作在正常電壓操作模式，執(zhí)行一讀取指令會延遲兩個時鐘周期，并且由于存儲器控制指令的總量較多，因此延遲的時鐘周期會更多。

由上述內(nèi)容可知，在N_Qr較小的情況下，若將存儲器單元操作在低電壓操作模式，執(zhí)行每一讀取指令會延遲較少的時鐘周期，因此分析模塊330例如可設(shè)定一臨界值N_Qrth，在N_Qr低于臨界值N_Qrth的情況下操作在低電壓操作模式。而在N_Qr較大的情況下，將存儲器單元操作在低電壓操作模式則會產(chǎn)生較多延遲，因此分析模塊330可設(shè)定N_Qr高于臨界值N_Qrth的情況下操作在正常電壓操作模式，以避免影響存儲器裝置的效能。

在又一實(shí)施例中，分析模塊330更可同時分析區(qū)塊交錯參數(shù)β以及請求數(shù)量參數(shù)N_Qr來決定存儲器單元是操作在正常電壓操作模式或者低電壓操作模式。例如，分析模塊330更判斷區(qū)塊交錯參數(shù)β以及請求數(shù)量參數(shù)N_Qr的一乘積S是否大于一臨界值Sth，若乘積S大于臨界值Sth，則產(chǎn)生代表正常電壓操作模式的控制參數(shù)，若乘積S小于臨界值Sth，則產(chǎn)生代表低電壓操作模式的控制參數(shù)。

在其他實(shí)施例中，切換模塊340更根據(jù)控制參數(shù)以及存儲器320的某一存儲器區(qū)塊中的操作狀態(tài)決定是否發(fā)出一切換指令。例如，某一存儲器區(qū)塊的操作狀態(tài)為一爆發(fā)模式(burst mode)，也就是將數(shù)據(jù)D1經(jīng)由存儲器控制器311傳回處理器時，為了避免影響數(shù)據(jù)的傳輸，切換模塊340不發(fā)出切換指令，或者指令緩沖器317則緩沖切換模塊340發(fā)出的切換指令而不進(jìn)行切換電壓的操作。又或者在某一存儲器區(qū)塊的操作狀態(tài)為一讀取模式或一寫入模式時，為了避免影響數(shù)據(jù)的讀取或?qū)懭?，切換模塊340不發(fā)出切換指令，或者指令緩沖器317也會緩沖切換模塊340發(fā)出切換指令而不進(jìn)行切換電壓的操作。

圖6繪示依據(jù)本公開的一實(shí)施例用于如圖1的存儲器系統(tǒng)100的存儲器控制方法的流程圖。首先，執(zhí)行步驟S610：判斷特定存儲器區(qū)塊的操作狀態(tài)是否為一爆發(fā)模式。在步驟S610中，若特定存儲器區(qū)塊的操作狀態(tài)是爆發(fā)模式，則不發(fā)出切換指令，若特定存儲器區(qū)塊的操作狀態(tài)不是爆發(fā)模式，則執(zhí)行步驟S620，判斷特定存儲器區(qū)塊的操作狀態(tài)是否為一讀取模式或一寫入模式。在步驟S620中，若特定存儲器區(qū)塊的操作狀態(tài)是讀取模式或?qū)懭肽Ｊ?，則不發(fā)出該切換指令，若特定存儲器區(qū)塊的操作狀態(tài)并非讀取模式也并非寫入模式，則執(zhí)行步驟S630，分析對應(yīng)至特定存儲器區(qū)塊的多個存儲器控制指令的狀態(tài)，以產(chǎn)生一控制參數(shù)。之后執(zhí)行步驟S640，判斷控制參數(shù)是否代表一正常電壓操作模式。若在步驟S640中，控制參數(shù)代表正常電壓操作模式， 則執(zhí)行步驟S650，判斷目前的操作模式是否為正常電壓操作模式。若在步驟S650中，目前的操作模式為正常電壓操作模式，則執(zhí)行步驟S660，不發(fā)出切換指令。若在步驟S650中，目前的操作模式并非正常電壓操作模式，則執(zhí)行步驟S670，發(fā)出第二切換指令。

同樣的，在步驟640中，若控制參數(shù)不是代表正常電壓操作模式，則執(zhí)行步驟S680，判斷目前的操作模式是否為一低電壓操作模式。若在步驟S680中，目前的操作模式為低電壓操作模式，則執(zhí)行步驟S660，不發(fā)出切換指令。若在步驟S680中，目前的操作模式并非低電壓操作模式，則執(zhí)行步驟S690，發(fā)出第一切換指令。

上述的流程圖僅為一舉例說明，本公開并不限定上述步驟的順序，本領(lǐng)域技術(shù)人員可依據(jù)實(shí)際應(yīng)用調(diào)整執(zhí)行順序，或者重復(fù)執(zhí)行上述步驟。

圖7繪示依據(jù)本公開的存儲器控制方法的模擬結(jié)果的示意圖。在圖7中，使用處理器、存儲器裝置及存儲器控制器來模擬六種軟件組合(Mix～Mix6)。在此模擬中，設(shè)定每次切換需要5％的IDD4W的功率消耗，每次切換還需要一個時鐘周期，將Sth設(shè)為0.5，每次取樣區(qū)塊交錯參數(shù)β以及請求數(shù)量參數(shù)N_Q的周期為10個時鐘周期，決定每一次切換的周期為50個時鐘周期，初始設(shè)定存儲器在低電壓操作模式，模擬的時間為10M的處理器時鐘周期。圖7中，BW_s(GB/s)代表使用本公開的存儲器控方法做切換的帶寬，而BW_n(GB/s)代表不切換電壓的帶寬，△BW(％)則代表帶寬的變化百分比?！鱁_ff(％)代表能量效率的變化百分比，能量效率定義為每個位的讀取或?qū)懭胨牡哪芰康牡箶?shù)，也就是每位消耗的讀取或?qū)懭胨牡哪芰坑?，能量效率愈高。而γ定義為帶寬*能量效率，γ_s代表使用本公開的存儲器控方法做切換的值，γ_n代表不切換電壓的值，△γ代表帶寬*能量效率的變化百分比。也就是說，本公開可同時考慮的下降的帶寬和節(jié)省的能量消耗來決定γ，γ愈大則代表能量效率愈高，下降的帶寬愈低，則系統(tǒng)效能愈好。

根據(jù)上述實(shí)施例，提供了一種存儲器系統(tǒng)及存儲器控制方法，分析多個存儲器控制指令的狀態(tài)以產(chǎn)生控制參數(shù)，并根據(jù)控制參數(shù)、存儲器裝置的目前操作模式、及特定存儲器區(qū)塊的操作狀態(tài)決定是否發(fā)出切換指令，再根據(jù)切換指令將存儲器裝置切換于低電壓操作模式或正常電壓操作模式之間。本公開可在不改變存儲器裝置的操作頻率的情況下節(jié)省存儲器系統(tǒng)的功率消耗，可維持較高的帶寬，相較于已知的降低功率消耗的存儲器可保持總線原 本的時鐘頻率。另外，由于存儲器裝置及存儲器控制器的操作頻率不需要改變，整個存儲器系統(tǒng)不需要復(fù)雜的電路設(shè)計，也更容易操作。

綜上所述，雖然本公開已以多個實(shí)施例公開如上，然其并非用以限定本公開。本公開所屬技術(shù)領(lǐng)域的技術(shù)人員在不脫離本公開的精神和范圍內(nèi)，當(dāng)可作各種的更動與潤飾。因此，本公開的保護(hù)范圍當(dāng)視所附權(quán)利要求書界定范圍為準(zhǔn)。