本發(fā)明為一種驅(qū)動(dòng)電路，特別是具有可調(diào)電阻值的終端電阻的驅(qū)動(dòng)電路。

背景技術(shù)：

近年來(lái)，移動(dòng)式個(gè)人電子設(shè)備逐漸流行化，智能手機(jī)、數(shù)碼相機(jī)、筆記本電腦與消費(fèi)型電子產(chǎn)品等的大量使用，亦使得具備有低耗能及長(zhǎng)時(shí)間存儲(chǔ)能力的存儲(chǔ)器的需求量提高；因此，非揮發(fā)性存儲(chǔ)器的使用量將大幅成長(zhǎng)。非揮發(fā)性存儲(chǔ)器是存儲(chǔ)器中的一類，其最主要的特色是當(dāng)外加電源關(guān)閉后，其存儲(chǔ)器中的信息儲(chǔ)存內(nèi)容并不會(huì)因此而消失，可以如同硬盤一般，當(dāng)成信息儲(chǔ)存元件來(lái)使用。

一般的電阻式存儲(chǔ)器是由一個(gè)可經(jīng)由施加不同電壓或電流而改變電阻的存儲(chǔ)元件及一個(gè)晶體管(1T1R)所組成。存儲(chǔ)元件的結(jié)構(gòu)主要為金屬-絕緣體-金屬元件(metal-insulator-metal，MIM)，目前具有此可變電阻特性的絕緣層所使用的材料可見(jiàn)有，呈鈣鈦礦結(jié)構(gòu)的氧化物(perovskite oxides)及過(guò)渡金屬氧化物(transition metal oxides)等。通過(guò)對(duì)具有可變電阻特性的絕緣層施加不同的電壓來(lái)改變絕緣體的電阻值，來(lái)達(dá)到寫入(write；set)或擦除(erase；reset)的功能，并利用不同的電阻來(lái)對(duì)應(yīng)不同的數(shù)據(jù)。讀取數(shù)據(jù)時(shí)，則是給予一小偏壓來(lái)讀取其電流值，而相對(duì)的高低阻值則可當(dāng)作不同的邏輯數(shù)據(jù)。

隨著電子裝置的運(yùn)作速度增加，在存儲(chǔ)器裝置與控制器之間作為介面的信號(hào)的頻率增加，以最小化傳輸信號(hào)所需的延遲時(shí)間。也因?yàn)槿绱耍獠侩s訊的影響增大，而且可能造成反射信號(hào)回傳給存儲(chǔ)器裝置，造成存取存儲(chǔ)器發(fā)生錯(cuò)誤。因此，為了降低反射信號(hào)造成的影響，終端電阻便被應(yīng)用來(lái)吸收反射信號(hào)以減少可能的干擾或雜訊。

此外，應(yīng)用于電腦或各種電子裝置的各式匯流排傳輸系統(tǒng)，例如通用序列匯流排(USB)、快速周邊元件連接介面匯流排(PCI Express)以及序列式進(jìn)階技術(shù)附加匯流排(Seria Advanced Technology Attachment，SATA)等的傳輸速度也隨之增加，因此設(shè)置于該傳輸系統(tǒng)上的高速收發(fā)器(high speed transceiver)中，便需要終端電阻(termination resistor)來(lái)實(shí)現(xiàn)傳輸線(transmission line)的阻抗匹配，用以避免因阻抗不匹配所導(dǎo)致的 回輸損耗(Return Loss)，進(jìn)而降低傳輸信號(hào)的失真。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明的一實(shí)施例提供一種驅(qū)動(dòng)電路，該驅(qū)動(dòng)電路耦接至一輸入/輸出墊。該驅(qū)動(dòng)電路包括一輸出驅(qū)動(dòng)器、一第一終端電阻、一第二終端電阻以及一監(jiān)控電路。輸出驅(qū)動(dòng)器，通過(guò)該輸入/輸出墊輸出一輸出數(shù)據(jù)。第一終端電阻與一第二終端電阻，耦接該輸出驅(qū)動(dòng)器與該輸入/輸出墊間的一節(jié)點(diǎn)。監(jiān)控電路，監(jiān)控流經(jīng)該第一終端電阻的一第一電流，并根據(jù)該第一電流調(diào)整第一終端電阻以及第二終端電阻的電阻值。

在本發(fā)明的一實(shí)施方式中，該第一終端電阻以及第二終端電阻皆包括具有一固定電阻值的一電阻以及一電阻式存儲(chǔ)器。

附圖說(shuō)明

圖1為一電阻式存儲(chǔ)器(resistive random access memory，RRAM)的一存儲(chǔ)胞(cell)的示意圖。

圖2為一雙極性電阻式存儲(chǔ)器的電壓電阻變化示意圖。

圖3為依據(jù)一芯片外驅(qū)動(dòng)器電路(Off Chip Driver，OCD)的示意圖。

圖4為另一種芯片外驅(qū)動(dòng)器電路的示意圖。

圖5為一具有終端電阻的一驅(qū)動(dòng)電路的示意圖。

圖6為一具有可調(diào)式終端電阻的一驅(qū)動(dòng)電路的一實(shí)施例的示意圖。

圖7是電阻式存儲(chǔ)器的控制信號(hào)的示意圖。

圖8為一具有可調(diào)式終端電阻的一驅(qū)動(dòng)電路的另一實(shí)施例的示意圖。

【符號(hào)說(shuō)明】

10～存儲(chǔ)胞；

11～MIM元件；

30、40～芯片外驅(qū)動(dòng)器電路；

31～接觸墊；

32～拉升驅(qū)動(dòng)器；

33～拉降驅(qū)動(dòng)器；

34～緩沖器；

41～輸入/輸出墊；

42、43～反相器；

51、61、81～輸出驅(qū)動(dòng)器；

52、62、82～接收器；

53、63、83～輸入/輸出墊；

RODT1、85～第一終端電阻；

RODT2、86～第二終端電阻；

64、84～監(jiān)控電路；

65～第一電阻式存儲(chǔ)器；

66～第二電阻式存儲(chǔ)器。

具體實(shí)施方式

有關(guān)本發(fā)明的前述及其他技術(shù)內(nèi)容、特點(diǎn)與功效，在以下配合參考圖式的一較佳實(shí)施例的詳細(xì)說(shuō)明中，將可清楚的呈現(xiàn)。以下實(shí)施例中所提到的方向用語(yǔ)，例如：上、下、左、右、前或后等，僅是參考附加圖式的方向。因此，使用的方向用語(yǔ)是用來(lái)說(shuō)明并非用來(lái)限制本發(fā)明。

一般而言，終端電阻為具有固定阻值的一外部電阻，而為避免終端電阻的電阻值可造成阻抗匹配的錯(cuò)誤情況，因此需要一種可以適應(yīng)性調(diào)整終端電阻的電阻值的設(shè)計(jì)，以避免阻抗匹配的錯(cuò)誤。

因?yàn)殡娮枋酱鎯?chǔ)器可藉由施加的電壓脈沖或電流脈沖來(lái)調(diào)整其等效電阻值，因此本發(fā)明利用了電阻式存儲(chǔ)器實(shí)現(xiàn)終端電阻。

圖1為一電阻式存儲(chǔ)器(resistive random access memory，RRAM)的一存儲(chǔ)胞(cell)的示意圖。存儲(chǔ)胞10包括晶體管T1以及一可變電阻元件，例如金屬-絕緣體-金屬元件(metal-insulator-metal，MIM)11。MIM元件11可通過(guò)端點(diǎn)N被施加一偏壓，改變?cè)揗IM元件11的電阻值。當(dāng)該存儲(chǔ)胞10被讀取時(shí)，通過(guò)位線送出一讀取電壓至該MIM元件11，并根據(jù)電流值的變化來(lái)判定存儲(chǔ)胞所儲(chǔ)存的數(shù)據(jù)的邏輯狀態(tài)為何。

圖2為一雙極性電阻式存儲(chǔ)器的電壓電阻變化示意圖。在本實(shí)施例中，設(shè)定電壓V_set與重設(shè)電壓V_reset皆為正電壓，只是電壓方向不同。當(dāng)電壓方向與設(shè)定電壓V_set相同，且由0逐漸增加，電阻式存儲(chǔ)器的電阻值變化如箭頭1所示。當(dāng)電壓大于設(shè)定電壓V_set時(shí)，電阻式存儲(chǔ)器的的電阻值變化如箭頭2所示，由高阻值R_H轉(zhuǎn)變?yōu)榈妥柚礡_L。此時(shí)，設(shè)定電壓V_set即便降低為0，電阻式存儲(chǔ)器的的電阻值仍會(huì)維持在低阻值R_L，如箭頭3所示。此時(shí)，若施加一個(gè)反向的電壓，電阻式存儲(chǔ)器的電阻值變化如箭頭4所示。此 時(shí)電阻式存儲(chǔ)器的電阻值維持在低阻值R_L，直到電壓大于重設(shè)電壓V_reset。當(dāng)電壓大于重設(shè)電壓V_reset時(shí)，電阻式存儲(chǔ)器的電阻值變化如箭頭5所示，迅速由低阻值R_L轉(zhuǎn)變?yōu)楦咦柚礡_H。之后若電壓逐漸變小，電阻式存儲(chǔ)器的電阻值仍會(huì)維持在高阻值R_H，如箭頭6所示。

由對(duì)圖2的說(shuō)明可以看出雙極性電阻式存儲(chǔ)器的電阻值的變化是與電壓變化有關(guān)。雖然圖2是以雙極性電阻式存儲(chǔ)器為例說(shuō)明，但同樣的單極性電阻式存儲(chǔ)器也有類似的特征，在此不贅述。通過(guò)對(duì)圖2的說(shuō)明可以發(fā)現(xiàn)，施加的電壓不同可以改變雙極性電阻式存儲(chǔ)器的電阻值，且利用這個(gè)特性，將終端電阻以電阻式存儲(chǔ)器實(shí)現(xiàn)，則可設(shè)計(jì)出可調(diào)整電阻值的終端電阻。

一般終端電阻多會(huì)設(shè)計(jì)在電腦或電子裝置的主機(jī)板上，當(dāng)處理器傳送信號(hào)給執(zhí)行中的存儲(chǔ)器(或存儲(chǔ)器區(qū)塊)時(shí)，同時(shí)也會(huì)傳送給待命中的存儲(chǔ)器，造成待命中的存儲(chǔ)器產(chǎn)生一反射信號(hào)給執(zhí)行中的存儲(chǔ)器，因此造成信號(hào)干擾。因此為了解決這個(gè)問(wèn)題，將終端電阻設(shè)計(jì)在存儲(chǔ)器內(nèi)成了一個(gè)有效地處理方式。

此外，一般存儲(chǔ)器的驅(qū)動(dòng)電路設(shè)計(jì)在存儲(chǔ)器的外部，且因?yàn)樾盘?hào)傳遞的關(guān)系，容易造成信號(hào)的波形不完整。因此為解決這個(gè)問(wèn)題，本發(fā)明利用了芯片外驅(qū)動(dòng)器(off-chip driver，OCD)來(lái)解決這個(gè)問(wèn)題。芯片外驅(qū)動(dòng)器的作用在于調(diào)整I/O驅(qū)動(dòng)電路電壓，補(bǔ)償上升與下降信號(hào)阻抗，減少DQ與DQS信號(hào)偏移，以改進(jìn)信號(hào)完整性。

圖3為依據(jù)一芯片外驅(qū)動(dòng)器電路(Off Chip Driver，OCD)的示意圖。如圖所示，芯片外驅(qū)動(dòng)器電路30包含一拉升驅(qū)動(dòng)器(pull-up driver，PU)32，其是由耦接至VCC的P型場(chǎng)效晶體管(PFET)所組成，以及一拉降驅(qū)動(dòng)器(pull-down driver，PD)33，其是由串接于拉升驅(qū)動(dòng)器32以及接地端之間的N型場(chǎng)效晶體管(NFET)所組成。拉升驅(qū)動(dòng)器32與拉降驅(qū)動(dòng)器33間的節(jié)點(diǎn)會(huì)輸出一輸出電壓V，并且該輸出電壓耦接至緩沖器34與接觸墊31。

圖4為另一種芯片外驅(qū)動(dòng)器電路的示意圖。芯片外驅(qū)動(dòng)器電路40耦接至輸入/輸出墊41。芯片外驅(qū)動(dòng)器電路40包括P型金氧半場(chǎng)效應(yīng)晶體管(p-channel metal oxide semiconductor field effect transistor，簡(jiǎn)稱PMOS晶體管)PM1，N型金氧半場(chǎng)效應(yīng)晶體管(n-channel metal oxide semiconductor field effect transistor，簡(jiǎn)稱NMOS晶體管)NM1，反相器42以及反相器43。驅(qū)動(dòng)信號(hào)PU和PD分別通過(guò)反相器42和43傳送給PMOS晶體管PM1以及NMOS晶體管NM1。通過(guò)驅(qū)動(dòng)信號(hào)PU將輸入/輸出墊41的電壓DQS拉高至 電源電壓VDDQ，或通過(guò)驅(qū)動(dòng)信號(hào)PD與驅(qū)動(dòng)信號(hào)PU將輸入/輸出墊41的電壓DQS拉低至接地電壓。

圖5為一具有終端電阻的一驅(qū)動(dòng)電路的示意圖。在本實(shí)施例中，驅(qū)動(dòng)電路為一存儲(chǔ)器模組的一輸入/輸出端的驅(qū)動(dòng)電路。驅(qū)動(dòng)電路包括了輸出驅(qū)動(dòng)器51、接收器52、輸入/輸出墊53、第一終端電阻RODT1以及第二終端電阻RODT2。在一實(shí)施例中，輸出驅(qū)動(dòng)器51可能如圖3或圖4所示的芯片外驅(qū)動(dòng)器電路。

輸出驅(qū)動(dòng)器51耦接輸入/輸出墊53，用以輸出數(shù)據(jù)。輸入/輸出墊53同時(shí)耦接接收器52，以接收外部輸入的數(shù)據(jù)。第一終端電阻RODT1以及第二終端電阻RODT2以串接的方式耦接在電位VDDQ與VSSQ之間，并根據(jù)驅(qū)動(dòng)電路的電路特性設(shè)定第一終端電阻RODT1以及第二終端電阻RODT2的電阻值。在本實(shí)施例中，第一終端電阻RODT1以及第二終端電阻RODT2的電阻值是在電子裝置開機(jī)或出廠時(shí)就會(huì)設(shè)定好，且不能根據(jù)實(shí)際操作狀況做適應(yīng)性的調(diào)整。

圖6為一具有可調(diào)式終端電阻的一驅(qū)動(dòng)電路的一實(shí)施例的示意圖。在本實(shí)施例中，驅(qū)動(dòng)電路為一存儲(chǔ)器模組的一輸入/輸出端的驅(qū)動(dòng)電路，但本發(fā)明不以此為限。本驅(qū)動(dòng)電路可適用在任何數(shù)據(jù)傳輸電路或界面驅(qū)動(dòng)電路。驅(qū)動(dòng)電路包括了輸出驅(qū)動(dòng)器61、接收器62、輸入/輸出墊63、第一終端電阻RODT1、第二終端電阻RODT2、監(jiān)控電路64、第一電阻式存儲(chǔ)器65以及第二電阻式存儲(chǔ)器66。在一實(shí)施例中，輸出驅(qū)動(dòng)器61可能如圖3或圖4所示的芯片外驅(qū)動(dòng)器電路。

輸出驅(qū)動(dòng)器61耦接輸入/輸出墊63，用以輸出數(shù)據(jù)。輸入/輸出墊63同時(shí)耦接接收器62，以接收外部輸入的數(shù)據(jù)。第一終端電阻RODT1以及第二終端電阻RODT2以串接的方式耦接在電位VDDQ與VSSQ之間，并根據(jù)驅(qū)動(dòng)電路的電路特性設(shè)定第一終端電阻RODT1以及第二終端電阻RODT2的電阻值。在本實(shí)施例中，第一終端電阻RODT1以及第二終端電阻RODT2的電阻值是在電子裝置開機(jī)或出廠時(shí)就會(huì)設(shè)定好，且不能根據(jù)實(shí)際操作狀況做適應(yīng)性調(diào)整的。因此本實(shí)施例中將第一電阻式存儲(chǔ)器65與第一終端電阻RODT1并聯(lián)，第二電阻式存儲(chǔ)器66與第二終端電阻RODT2并聯(lián)，并通過(guò)監(jiān)控電路64來(lái)調(diào)整第一電阻式存儲(chǔ)器65以及第二電阻式存儲(chǔ)器66的電阻值。

在本實(shí)施例中，第一電阻式存儲(chǔ)器65與第一終端電阻RODT1形成一等效的第一終端電阻，第二電阻式存儲(chǔ)器66與第二終端電阻RODT2形成一等效的第二終端電阻。監(jiān)控電路64監(jiān)控流經(jīng)第一終端電阻RODT1的電流，并根據(jù)該電流調(diào)整第一電阻式存 儲(chǔ)器65以及第二電阻式存儲(chǔ)器66的電阻值。在本實(shí)施例中，監(jiān)控電路64可控制第一晶體管T1與第二晶體管T2的導(dǎo)通程度與導(dǎo)通時(shí)間，以調(diào)整存儲(chǔ)元件MIM1與MIM2的電阻值。

如前述電阻式存儲(chǔ)器的原理，電阻式存儲(chǔ)器會(huì)因?yàn)槭┘拥碾妷好}沖改變其電阻值，此外施加的電壓脈沖的時(shí)間必需大于一預(yù)定時(shí)間。請(qǐng)參考圖7。圖7是電阻式存儲(chǔ)器的控制信號(hào)的示意圖。要注意的是本實(shí)施例只是舉例說(shuō)明，并非用以將本發(fā)明限制于此。假設(shè)控制信號(hào)S1是用以將電阻式存儲(chǔ)器由高阻態(tài)轉(zhuǎn)變?yōu)榈妥钁B(tài)所需的電壓脈沖。電阻式存儲(chǔ)器的電阻值變化如圖2的箭頭1所示。因?yàn)槭┘拥碾妷好}沖的長(zhǎng)度至少要20ns，因此可將控制信號(hào)S1的電壓脈沖改以控制信號(hào)S2的4個(gè)電壓脈沖實(shí)現(xiàn)。每一個(gè)控制信號(hào)S2的電壓脈沖都會(huì)細(xì)微地改變電阻式存儲(chǔ)器的電阻值。因此監(jiān)控電路64可通過(guò)如控制信號(hào)S2的方式控制晶體管T1與T2，以達(dá)到調(diào)整電阻式存儲(chǔ)器的電阻值的目的。換言之，監(jiān)控電路64輸出的控制信號(hào)包括多個(gè)電壓脈沖信號(hào)，且電阻式存儲(chǔ)元件的電阻值會(huì)因?yàn)樵摼w管接收到的電壓脈沖信號(hào)的數(shù)量而被改變。

圖8為一具有可調(diào)式終端電阻的一驅(qū)動(dòng)電路的另一實(shí)施例的示意圖。在本實(shí)施例中，驅(qū)動(dòng)電路為一存儲(chǔ)器模組的一輸入/輸出端的驅(qū)動(dòng)電路，但本發(fā)明不以此為限。本驅(qū)動(dòng)電路可適用在任何數(shù)據(jù)傳輸電路或界面驅(qū)動(dòng)電路。驅(qū)動(dòng)電路包括了輸出驅(qū)動(dòng)器81、接收器82、輸入/輸出墊83、監(jiān)控電路84、第一終端電阻85以及第二終端電阻86。在一實(shí)施例中，輸出驅(qū)動(dòng)器81為圖3或圖4所示的芯片外驅(qū)動(dòng)器電路。

輸出驅(qū)動(dòng)器81耦接輸入/輸出墊83，用以輸出數(shù)據(jù)。輸入/輸出墊83同時(shí)耦接接收器82，以接收外部輸入的數(shù)據(jù)。監(jiān)控電路84監(jiān)控流經(jīng)第一終端電阻85的一第一電流，并根據(jù)該第一電流調(diào)整第一終端電阻85以及第二終端電阻86的電阻值。在本實(shí)施例中，第一終端電阻85包括一固定阻值的電阻元件以及一電阻式存儲(chǔ)器單元，如圖6的第一電阻式存儲(chǔ)器65或第二電阻式存儲(chǔ)器66。監(jiān)控電路84可通過(guò)控制信號(hào)調(diào)整電阻式存儲(chǔ)器的電阻值，使得第一終端電阻85的電阻值被改變。同樣地，第二終端電阻86具有相同于第一終端電阻85的結(jié)構(gòu)，且可被監(jiān)控電路84控制并調(diào)整第二終端電阻86的電阻值。

在本發(fā)明中，利用電阻式存儲(chǔ)器的可調(diào)變電阻值的特性，以達(dá)到類似可變電阻的作用，但現(xiàn)有技術(shù)中的可變電阻并非本發(fā)明所要涵蓋的部分。此外傳統(tǒng)的可變電阻的控制必須要靠手動(dòng)調(diào)整或是利用額外的控制器調(diào)整可變電阻的電阻值。傳統(tǒng)的方式 中，控制器必需先得到對(duì)應(yīng)的電阻值的控制信號(hào)才能改變可變電阻的電阻值?；蚴牵刂破餍枰雀袦y(cè)流經(jīng)可變電阻的電流大小，再對(duì)應(yīng)地調(diào)整可變電阻的阻值。而本發(fā)明利用電阻式存儲(chǔ)器的特性，只需通過(guò)改變流經(jīng)電阻式存儲(chǔ)器的電流，即可改變電阻式存儲(chǔ)器的電阻值。傳統(tǒng)的可變電阻并無(wú)法通過(guò)流經(jīng)可變電阻的電流改變其電阻值。

以上所述僅為本發(fā)明的較佳實(shí)施例而已，當(dāng)不能以此限定本發(fā)明實(shí)施的范圍，即但凡依本發(fā)明權(quán)利要求及說(shuō)明書內(nèi)容所作的簡(jiǎn)單的等效變化與修飾，皆仍屬本發(fā)明專利涵蓋的范圍內(nèi)。另外本發(fā)明的任一實(shí)施例或權(quán)利要求不須達(dá)成本發(fā)明所揭露的全部目的或優(yōu)點(diǎn)或特點(diǎn)。此外，摘要部分和標(biāo)題僅是用來(lái)輔助專利文件搜尋之用，并非用來(lái)限制本發(fā)明的權(quán)利范圍。