本發(fā)明是有關于一種非揮發(fā)性閃存的有效編程方法，尤其是利用接面能帶至能帶熱電子(Junction band to band hot electron)，取代傳統的信道熱電子(Channel Hot Electron)，藉以解決需要低注入效率的高編程電流的問題，并改善電路設計的復雜度，提高同一時間的編程的記憶胞數量。

背景技術：

隨著半導體技術的不斷進步，使得集成電路(IC)的發(fā)展快速，也使得終端電子產品的功能日益強大，比如計算機、手機，而電子產品在操作時，除了仰賴高功能的處理器以外，還需要暫時儲存運算中數據的內存，比如隨機存取內存(RAM)。不過隨機存取內存所儲存的數據會在關電后消失，而為了儲存預先規(guī)劃的系統參數或開機操作系統的韌體程序，比如基本輸入輸出系統(BIOS)，因此需要不會在關電后喪失數據的非揮發(fā)性內存，尤其是可同時寫入、抹除大量數據的非揮發(fā)性閃存。

一般，非揮發(fā)性閃存分為二類，亦即或非門(NOR)非揮發(fā)性閃存以及與非門(NAND)非揮發(fā)性閃存。傳統上，NOR非揮發(fā)性閃存中的NOR快閃記憶胞(Cell)是采用信道熱電子(channel hot electron，CHE)以進行數據的編程(Program)，或稱為寫入(Write)，并利用FN((Fowler-Nordheim)模式進行數據抹除。

具體而言，傳統的編程操作是使用選擇晶體管以保持堆棧閘晶體管的位線只看到單一位，且CHE記憶胞的選擇晶體管的源極是連接到位線并被施加0V，而堆棧閘晶體管的汲極是連接源極線并被施加5V，且堆棧閘晶體管的控制閘極是連接到字線，并施加12V的正電壓，因而N信道中的信道熱電子(CHE)可跳躍到浮動閘極內，當作狀態(tài)“0”，并經讀取后，可得到數據“0”。

但是，現有技術的缺點在于需要低注入效率的高編程電流，約10^-4安培，因而導致設計相當復雜，并且限制同一時間內可編程的記憶胞數量。因此，需要一種新式的有效編程方法，用以對非揮發(fā)性閃存進行有效編程，利用接面能帶至能帶熱電子，取代傳統的信道熱電子，避免需要低注入效率的高編程電流的問題，并改善電路設計的復雜度，提高同一時間可編程的記憶胞數量，進而解決上述現有技術的問題。

技術實現要素：

本發(fā)明的主要目的在于提供一種非揮發(fā)性閃存的有效編程方法，可對非揮發(fā)性閃存進行有效編程，其中非揮發(fā)性閃存包含多個選擇晶體管、多個浮動晶體管，且每個選擇晶體管是與相對應的浮動晶體管形成單一記憶胞。每個選擇晶體管及每個浮動晶體管是屬于N型晶體管。此外，每個記憶胞是設置于三重P型位阱中，而三重P型位阱是設置于深N型位阱中，且深N型位阱是設置于P型基板中。

浮動晶體管具有相互電氣不連接的控制閘極及浮動閘極。選擇晶體管的源極連接共享的源極線，選擇晶體管的汲極連接浮動晶體管的源極，而浮動晶體管的汲極連接位線，且浮動晶體管的控制閘極連接字線。

具體而言，本發(fā)明的有效編程方法包括依序進行的第一、第二、第三及第四編程步驟，其中在第一編程步驟中，施加正電壓到當作字線用的浮動晶體管的控制閘極，在第二編程步驟中，施加零電壓或負電壓到三重P型位阱、深N型位阱，并在第三編程步驟中，施加零電壓或負電壓到選擇晶體管的選擇閘極，藉以關閉選擇晶體管，最后在第四編程步驟中，施加中等正電壓到浮動晶體管的汲極。由于接面能帶到能帶穿隧(junction band to band tunneling，BTBT)的作用，使得在位線(一般為重摻雜N+)接面以及三重型位阱(PWell)之間產生的電洞-電子對中的電子會在正電場的牽引下，輕易的跳躍到浮動晶體管的浮動閘極中，因而感應較高的記憶胞臨限電壓(Cell threshold voltage)Vt，可當作狀態(tài)“0”。

再者，上述的浮動閘極可利用抹除操作而變更狀態(tài)“0”，其中抹除操作是包括依序進行的第一、第二、第三及第四抹除步驟。

在第一抹除步驟中，施加另一負偏壓到控制閘極。在第二抹除步驟中，施加零偏壓到選擇閘極，同時施加零偏壓到浮動源極線或浮動源極線為浮動。在第三抹除步驟中，施加另一正電壓到三重P型位阱、深N型位阱。最后在第四抹除步驟中，保持控制晶體管的汲極為浮動。因此，可使得浮動閘極所儲存的電子經福勒-諾德漢穿隧效應(Fowler-Nordheim tunneling)而跳躍到三重P型位阱，藉以感應較低的記憶胞臨限電壓，當作狀態(tài)“1”。

因此，本發(fā)明具有整體操作流程簡單的優(yōu)點，而不需要傳統閃存所需的額外程序，尤其是，本發(fā)明的記憶胞為雙晶體管結構，可確保浮動源極在編程時，能避免過度抹除(over-erase)問題。再者，抹除后浮動閘晶體管的臨限電壓可為負值，較少發(fā)生電荷增益的問題，能表現較佳可靠度。此外，除了本發(fā)明所使用的BTBT(Band-to-Band tunneling transistor)比傳統的CHE(Channel Hot Electron Transistor)具有較高注入效率以外，較低的編程電流也能在同一時間下編程大量的記憶胞(cell)，比如在每個區(qū)段有數頁的記憶胞。而且，晶體管在編程及抹除操作下都是保持關閉，所以更容易縮小尺寸大小，而不會有元件貫穿(device punch-through)的疑慮。

對于多階狀態(tài)的應用，本發(fā)明也可在編程時藉施加不同偏壓到控制閘極而達成，而自我收斂機制(self-convergent mechanism)的特征更可降低驗證電路的設計難度以及芯片尺寸。

附圖說明

圖1為依據本發(fā)明實施例非揮發(fā)性閃存的有效編程方法的操作流程示意圖；

圖2為依據本發(fā)明有效編程方法中非揮發(fā)性閃存的示意圖；

圖3及圖4分別顯示本發(fā)明有效編程方法中記憶胞的簡單示意圖及剖示圖；

圖5為依據本發(fā)明中非揮發(fā)性閃存的抹除操作的流程圖；

圖6顯示本發(fā)明有效編程方法中記憶胞進行抹除操作的剖示圖。

其中，附圖標記說明如下：

10 非揮發(fā)性閃存

11 記憶胞

FT 浮動晶體管

ST 選擇晶體管

SG 選擇閘極

CG 控制閘極

FG 浮動閘極

e-電子

D-NWell 深N型位阱

P-sub P 型基板

T-PWell 三重P型位阱

WL 字線

BL 位線

SL 源極線

SGL 選擇閘極線

S10、S12、S14、S16 步驟

S20、S22、S24、S26 步驟

具體實施方式

以下配合圖標及元件符號對本發(fā)明的實施方式做更詳細的說明，以使熟悉本領域的技術人員在研讀本說明書后能據以實施。

請參考圖1，為本發(fā)明實施例非揮發(fā)性閃存的有效編程方法的操作流程示意圖。如圖1所示，本發(fā)明非揮發(fā)性閃存的有效編程方法主要包括依序進行的第一編程步驟S10、第二編程步驟S12、第三編程步驟S14及第四編程步驟S16，用以對非揮發(fā)性閃存進行有效編程。為清楚說明本發(fā)明方法的特點，請同時配合參考圖2、圖3及圖4，其中圖2為非揮發(fā)性閃存10的示意圖，圖3為單一記憶胞11的示意圖，而圖4為單一記憶胞11的剖示圖。

如圖2、圖3及圖4所示，非揮發(fā)性閃存10實質上是包含多個選擇晶體管ST、多個浮動晶體管FT，且每個選擇晶體管ST是與相對應的浮動晶體管FT形成單一記憶胞11，而每個選擇晶體管ST及每個浮動晶體管FT可為N型晶體管。進一步而言，每個記憶胞是設置于三重P型位阱(T-PWell)中，而三重P型位阱(T-PWell)是設置于深N型位阱(D-NWell)中，進一步深N型位阱(D-NWell)是設置于P型基板(P-sub)中。

選擇晶體管ST的源極連接共享的源極線(Source Line)SL，選擇晶體管的汲極連接浮動晶體管FT的源極，選擇晶體管的選擇閘極SG連接選擇閘極線SGL。

浮動晶體管FT具有相互不電氣連接的浮動閘極FG及控制閘極CG，其中浮動晶體管FT的汲極連接位線(Bit Line)BL，浮動晶體管FT的控制閘極CG連接字線(Word Line)WL。

關于本發(fā)明非揮發(fā)性閃存的有效編程方法，首先由第一編程步驟S10開始，施加正電壓到浮動晶體管FT的控制閘極CG，亦即字線WL，接著進行第二編程步驟S12，施加零電壓或負電壓到三重P型位阱(T-PWell)、深N型位阱(D-NWell)。然后，在第三編程步驟S14中，施加零電壓或負電壓到選擇晶體管ST的選擇閘極SG，亦即選擇閘極線SGL，藉以關閉選擇晶體管ST。最后，執(zhí)行第四編程步驟S16，施加中等正電壓到浮動晶體管FT的汲極，亦即位線BL，因而完成編程操作。較佳的，上述的正電壓大約7+/-3V，而中等正電壓大約5V+/-1.5V。

具體而言，依據上述的編程步驟，可在接面能帶到能帶穿隧(junction band to band tunneling，BTBT)的作用下，使得位線BL的接面以及三重型位阱(P-Well)之間所產生電洞-電子對中的電子e-因電場的牽引，如圖4的箭頭所示，而輕易的跳躍到浮動晶體管FT的浮動閘極FG中，感應較高的記憶胞臨限電壓(Cell threshold voltage，Vt)，可當作狀態(tài)“0”，亦即，在讀取該記憶胞11時，可得到數據“0”。

因此，本發(fā)明的編程方法完全不同于現有技術中利用信道熱電子(Channel Hot Electron，CHE)以編程CHE記憶胞的方式，因為現有技術使用選擇晶體管以保持堆棧閘(stack gate，SG)晶體管的位線只看到單一位而已，且CHE記憶胞的選擇晶體管的源極連接位線并施加0V，而堆棧閘晶體管的汲極連接源極線并施加5V，尤其是堆棧閘晶體管的控制閘極是連接字線，并施加高達12V的正電壓，以使得N信道中的信道熱電子(CHE)跳躍到浮動閘極內，當作狀態(tài)“0”，但是，本發(fā)明的控制閘極只需施加大約7V的正電壓，且選擇晶體管為關閉，因而并未形成N通道，所以注入浮動閘極內的載子不是信道熱電子，而是在BTBT作用下的電子e-。

易言之，本發(fā)明所使用的記憶胞的電氣連接線路是不同于一般的閃存，且編程方法中所施加的電壓值也不同于現有技術，因而具有相當技術新穎性。再者，本發(fā)明不需使用12V的高正電壓，而是使用較低的7V電壓，并在實際操作上具有較高的可靠度，能避免高電壓對電子元件特性的不良影響，所以具有相當技術進步性。

此外，本發(fā)明方法所編程的非揮發(fā)性閃存可藉抹除操作將相對的記憶胞變更成狀態(tài)“1”。以下將參考圖5及圖6以詳細說明抹除操作的特點，其中圖5為顯示抹除操作的流程圖，而圖6為顯示記憶胞進行抹除操作時的剖示圖。

如圖5所示，抹除操作包括依序進行的第一抹除步驟S20、第二抹除步驟S22、第三抹除步驟S24、第四抹除步驟S26。具體而言，如圖6所示，首先，在第一抹除步驟S20中，施加另一負偏壓到控制閘極CG，比如大約-8V的另一負偏壓，接著進行第二抹除步驟S22，施加零偏壓到選擇閘極SG，同時施加零偏壓到浮動源極線SL或浮動源極線SL為浮動，再于第三抹除步驟S24中，施加另一正電壓到三重P型位阱(T-PWell)、深N型位阱(D-NWell)，比如大約8V的另一正電壓，最后進入第四抹除步驟S26，保持浮動晶體管FT的汲極為浮動，亦即位線BL為浮動，以使得浮動閘極FG所儲存的電子可經由福勒-諾德漢穿隧效應(Fowler-Nordheim tunneling)而跳躍到三重P型位阱(T-PWell)，藉以感應較低的記憶胞臨限電壓，當作一狀態(tài)“1”。

較佳的，上述另一負偏壓可為大約-8+/-3V，而另一正電壓可為大約8+/-3V。

因此，本發(fā)明除了提供有效編程方法而對非揮發(fā)性閃存進行編程操作外，還可利用抹除操作而變更記憶胞的狀態(tài)，實現非揮發(fā)性閃存可重復多次編程、抹除的具體功能。

綜上所述，本發(fā)明的主要特點在于提供一種有效編程方法，可對非揮發(fā)性閃存進行編程操作，具有整體操作流程簡單的優(yōu)點，而不需要傳統閃存所需的額外程序，提高操作可靠度，并可避免過度抹除(over-erase)問題。此外，抹除后浮動閘晶體管的臨限電壓可為負值，較少發(fā)生電荷增益的問題，進一步改善電氣性能。

本發(fā)明的另一特點在于，本發(fā)明除了具有較高注入效率外，還能用較低的編程電流同時編程大量的記憶胞，而且晶體管在編程及抹除操作下都是保持關閉，所以更容易縮小尺寸大小，而不會有元件貫穿的疑慮。再者，本發(fā)明也可應用于多階狀態(tài)，只要在編程時施加不同偏壓到控制閘極即可達成。另外，本發(fā)明自我收斂機制的特征更可降低驗證電路的設計難度以及芯片尺寸。

以上所述僅為用以解釋本發(fā)明的較佳實施例，并非企圖據以對本發(fā)明做任何形式上的限制。因此，凡有在相同的發(fā)明精神下所作有關本發(fā)明的任何修飾或變更，皆仍應包括在本發(fā)明意圖保護的范疇。