本公開的諸方面一般涉及存儲(chǔ)器，尤其涉及混合磁阻隨機(jī)存取存儲(chǔ)器(MRAM)高速緩存。

背景

存在在用于計(jì)算環(huán)境的高速緩存中使用的若干不同類型的存儲(chǔ)器設(shè)備和/或系統(tǒng)，其各自具有其自身的優(yōu)勢(shì)和劣勢(shì)。基于靜態(tài)隨機(jī)存取存儲(chǔ)器(SRAM)的高速緩存通常用于其中存取速度和低功率是考慮因素的應(yīng)用中。磁阻隨機(jī)存取存儲(chǔ)器(MRAM)通常用于其中高位單元密度是有利的應(yīng)用中。例如，基于磁阻隨機(jī)存取存儲(chǔ)器(MRAM)的高速緩存可提供比基于靜態(tài)隨機(jī)存取存儲(chǔ)器(SRAM)的高速緩存大大約四倍的容量。然而，基于磁阻隨機(jī)存取存儲(chǔ)器(MRAM)的高速緩存往往比基于靜態(tài)隨機(jī)存取存儲(chǔ)器(SRAM)的高速緩存更慢。

已經(jīng)提出在混合高速緩存架構(gòu)中實(shí)現(xiàn)基于磁阻隨機(jī)存取存儲(chǔ)器(MRAM)的高速緩與基于靜態(tài)隨機(jī)存取存儲(chǔ)器(SRAM)的高速緩存之間的折衷。所提出的混合高速緩存架構(gòu)將包括基于靜態(tài)隨機(jī)存取存儲(chǔ)器(SRAM)的高速緩存區(qū)和基于磁阻隨機(jī)存取存儲(chǔ)器(MRAM)的高速緩存區(qū)兩者。然而，該辦法是難以實(shí)現(xiàn)的，因?yàn)殪o態(tài)隨機(jī)存取存儲(chǔ)器(SRAM)位單元和磁阻隨機(jī)存取存儲(chǔ)器(MRAM)位單元是不同大小的。

因此，需要用于實(shí)現(xiàn)混合高速緩存架構(gòu)的改善型裝置和方法。

概述

本文描述的技術(shù)的示例實(shí)現(xiàn)涉及用于混合高速緩存架構(gòu)的裝置、系統(tǒng)、方法和計(jì)算機(jī)可讀介質(zhì)，該混合高速緩存架構(gòu)僅使用基于磁阻隨機(jī)存取存儲(chǔ)器(MRAM)的高速緩存但具有兩種不同類型的位單元感測(cè)。一種類型的位單元感測(cè)是單端的而另一種類型的位單元感測(cè)是差分的。結(jié)果是均勻的位單元陣列但不均勻的感測(cè)放大器配置。

在一個(gè)或多個(gè)實(shí)現(xiàn)中，一種裝置包括混合高速緩存架構(gòu)。該混合高速緩存架構(gòu)包括磁阻隨機(jī)存取存儲(chǔ)器位單元陣列。磁阻隨機(jī)存取存儲(chǔ)器位單元陣列包括第一多個(gè)磁阻隨機(jī)存取存儲(chǔ)器位單元和耦合至第一多個(gè)磁阻隨機(jī)存取存儲(chǔ)器位單元的第二多個(gè)磁阻隨機(jī)存取存儲(chǔ)器位單元。磁阻隨機(jī)存取存儲(chǔ)器位單元陣列還包括多個(gè)感測(cè)放大器。多個(gè)感測(cè)放大器包括差分感測(cè)放大器和單端感測(cè)放大器。第一多個(gè)磁阻隨機(jī)存取存儲(chǔ)器位單元中的至少一個(gè)磁阻隨機(jī)存取存儲(chǔ)器位單元耦合至單端感測(cè)放大器。第二多個(gè)磁阻隨機(jī)存取存儲(chǔ)器位單元中的至少兩個(gè)磁阻隨機(jī)存取存儲(chǔ)器位單元耦合至差分感測(cè)放大器。

在一個(gè)或多個(gè)實(shí)現(xiàn)中，磁阻隨機(jī)存取存儲(chǔ)器位單元陣列是均勻的，而多個(gè)感測(cè)放大器的配置是不均勻的。磁阻隨機(jī)存取存儲(chǔ)器位單元陣列可以是自旋力矩轉(zhuǎn)移磁阻隨機(jī)存取存儲(chǔ)器位單元陣列和/或翻轉(zhuǎn)磁阻隨機(jī)存取存儲(chǔ)器位單元陣列。

在一個(gè)或多個(gè)實(shí)現(xiàn)中，單端感測(cè)放大器耦合至參考單元。在一個(gè)或多個(gè)實(shí)現(xiàn)中，磁阻隨機(jī)存取存儲(chǔ)器位單元陣列中具有耦合至單端感測(cè)放大器的第一多個(gè)磁阻隨機(jī)存取存儲(chǔ)器位單元的部分可能慢于磁阻隨機(jī)存取存儲(chǔ)器位單元陣列中具有耦合至差分感測(cè)放大器的第二多個(gè)磁阻隨機(jī)存取存儲(chǔ)器位單元的部分。單端放大器耦合至參考單元。

在一個(gè)或多個(gè)實(shí)現(xiàn)中，磁阻隨機(jī)存取存儲(chǔ)器位單元陣列是自旋力矩轉(zhuǎn)移磁阻隨機(jī)存取存儲(chǔ)器位單元陣列和翻轉(zhuǎn)磁阻隨機(jī)存取存儲(chǔ)器位單元陣列中的至少一者。

在一個(gè)或多個(gè)實(shí)現(xiàn)中，混合高速緩存架構(gòu)可集成到至少一個(gè)半導(dǎo)體管芯中。在一個(gè)或多個(gè)實(shí)現(xiàn)中，混合高速緩存架構(gòu)可在一設(shè)備中實(shí)現(xiàn)，該設(shè)備諸如機(jī)頂盒、音樂播放器、視頻播放器、娛樂單元、導(dǎo)航設(shè)備、通信設(shè)備、個(gè)人數(shù)字助理(PDA)、固定位置數(shù)據(jù)單元、計(jì)算機(jī)等等。

在一個(gè)或多個(gè)實(shí)現(xiàn)中，一種用于制造混合高速緩存架構(gòu)的方法。該方法通過提供用于混合高速緩存架構(gòu)的磁阻隨機(jī)存取存儲(chǔ)器位單元陣列來操作。提供用于混合高速緩存架構(gòu)的磁阻隨機(jī)存取存儲(chǔ)器位單元陣列包括提供第一多個(gè)磁阻隨機(jī)存取存儲(chǔ)器位單元，提供第二多個(gè)磁阻隨機(jī)存取存儲(chǔ)器位單元，以及將第一多個(gè)磁阻隨機(jī)存取存儲(chǔ)器位單元耦合至第二多個(gè)磁阻隨機(jī)存取存儲(chǔ)器位單元。該方法進(jìn)一步通過提供差分感測(cè)放大器和單端感測(cè)放大器來操作。該方法進(jìn)一步通過將第一多個(gè)磁阻隨機(jī)存取存儲(chǔ)器位單元中的至少一個(gè)磁阻隨機(jī)存取存儲(chǔ)器位單元耦合至單端感測(cè)放大器并將第二多個(gè)磁阻隨機(jī)存取存儲(chǔ)器位單元中的至少兩個(gè)磁阻隨機(jī)存取存儲(chǔ)器位單元耦合至差分感測(cè)放大器來操作。

在一個(gè)或多個(gè)實(shí)現(xiàn)中，一種裝置包括混合高速緩存架構(gòu)。該混合高速緩存架構(gòu)包括磁阻隨機(jī)存取存儲(chǔ)器位單元陣列。磁阻隨機(jī)存取存儲(chǔ)器位單元陣列包括第一多個(gè)磁阻隨機(jī)存取存儲(chǔ)器位單元和耦合至第一多個(gè)磁阻隨機(jī)存取存儲(chǔ)器位單元的第二多個(gè)磁阻隨機(jī)存取存儲(chǔ)器位單元。磁阻隨機(jī)存取存儲(chǔ)器位單元陣列包括用于以差分方式感測(cè)第二多個(gè)磁阻隨機(jī)存取存儲(chǔ)器位單元中的至少兩個(gè)磁阻隨機(jī)存取存儲(chǔ)器位單元的裝置。磁阻隨機(jī)存取存儲(chǔ)器位單元陣列還包括用于以單端方式感測(cè)第一多個(gè)磁阻隨機(jī)存取存儲(chǔ)器位單元中的至少一個(gè)磁阻隨機(jī)存取存儲(chǔ)器位單元的裝置。

在一個(gè)或多個(gè)實(shí)現(xiàn)中，一種用于制造混合高速緩存架構(gòu)的方法包括用于提供磁阻隨機(jī)存取存儲(chǔ)器位單元陣列的步驟。用于提供磁阻隨機(jī)存取存儲(chǔ)器位單元陣列的步驟包括用于在混合高速緩存架構(gòu)中提供第一多個(gè)磁阻隨機(jī)存取存儲(chǔ)器位單元和第二多個(gè)磁阻隨機(jī)存取存儲(chǔ)器位單元的步驟。該方法包括用于將第一多個(gè)磁阻隨機(jī)存取存儲(chǔ)器位單元耦合至第二多個(gè)磁阻隨機(jī)存取存儲(chǔ)器位單元的步驟和用于提供差分感測(cè)放大器和單端感測(cè)放大器的步驟。該方法包括用于將第一多個(gè)磁阻隨機(jī)存取存儲(chǔ)器位單元中的至少一個(gè)磁阻隨機(jī)存取存儲(chǔ)器位單元耦合至單端感測(cè)放大器并將第二多個(gè)磁阻隨機(jī)存取存儲(chǔ)器位單元中的至少兩個(gè)磁阻隨機(jī)存取存儲(chǔ)器位單元耦合至差分感測(cè)放大器的步驟。

一種可以是非瞬態(tài)的計(jì)算機(jī)可讀介質(zhì)可實(shí)現(xiàn)本文描述的方法中的一種或多種方法。并且，可在有線或無線設(shè)備中實(shí)現(xiàn)該混合高速緩存架構(gòu)。

以上是與本文所描述的一個(gè)或多個(gè)實(shí)現(xiàn)相關(guān)的簡(jiǎn)化概述。如此，該概述既不應(yīng)被視為與所有構(gòu)想的方面和/或?qū)崿F(xiàn)相關(guān)的詳盡縱覽，該概述也不應(yīng)被認(rèn)為標(biāo)識(shí)與所有構(gòu)想的方面和/或?qū)崿F(xiàn)相關(guān)的關(guān)鍵性或決定性要素或描繪與任何特定方面和/或?qū)崿F(xiàn)相關(guān)聯(lián)的范圍。相應(yīng)地，該概述僅有的目的是在以下給出的詳細(xì)描述之前以簡(jiǎn)化形式呈現(xiàn)與本文所公開的機(jī)制相關(guān)的一個(gè)或多個(gè)方面和/或?qū)崿F(xiàn)有關(guān)的某些概念。

附圖簡(jiǎn)述

給出附圖以幫助對(duì)本文所描述的技術(shù)進(jìn)行描述，且提供附圖僅用于解說實(shí)現(xiàn)而非對(duì)實(shí)現(xiàn)進(jìn)行限定。

圖1是根據(jù)本文描述的技術(shù)的一個(gè)或多個(gè)實(shí)現(xiàn)的兩個(gè)磁阻隨機(jī)存取存儲(chǔ)器(MRAM)位單元的差分感測(cè)的示意圖。

圖2是根據(jù)本文描述的技術(shù)的一個(gè)或多個(gè)實(shí)現(xiàn)的兩個(gè)磁阻隨機(jī)存取存儲(chǔ)器(MRAM)位單元的單端感測(cè)的示意圖。

圖3是根據(jù)本文描述的技術(shù)的一個(gè)或多個(gè)實(shí)現(xiàn)的混合高速緩存架構(gòu)的示意圖。

圖4是根據(jù)本文描述的技術(shù)的一個(gè)或多個(gè)實(shí)現(xiàn)的制造混合高速緩存架構(gòu)的方法的流程圖。

圖5是根據(jù)本文所描述的實(shí)現(xiàn)的其中可部署本文所公開的技術(shù)的無線網(wǎng)絡(luò)。

詳細(xì)描述

一般而言，本文公開的主題內(nèi)容涉及用于實(shí)現(xiàn)混合高速緩存架構(gòu)的系統(tǒng)、方法、裝置和計(jì)算機(jī)可讀介質(zhì)。混合高速緩存架構(gòu)僅使用磁阻隨機(jī)存取存儲(chǔ)器(MRAM)位單元但具有兩種不同的感測(cè)方案，一種針對(duì)慢高速緩存區(qū)而一種針對(duì)快高速緩存區(qū)。具有普通單端感測(cè)的位單元形成較慢、但較密集的高速緩存區(qū)。具有差分感測(cè)的位單元形成較快的高速緩存區(qū)。即使磁阻隨機(jī)存取存儲(chǔ)器(MRAM)位單元陣列是均勻的情況下，單端相對(duì)差分感測(cè)提供了不均勻的感測(cè)放大器配置。

圖1是根據(jù)本文描述的技術(shù)的一個(gè)或多個(gè)實(shí)現(xiàn)的差分感測(cè)電路系統(tǒng)100的示意圖。所解說的電路系統(tǒng)100包括磁阻隨機(jī)存取存儲(chǔ)器(MRAM)位單元102和磁阻隨機(jī)存取存儲(chǔ)器(MRAM)位單元104。

所解說的磁阻隨機(jī)存取存儲(chǔ)器(MRAM)位單元102包括金屬氧化物半導(dǎo)體(MOS)晶體管106和磁性隧道結(jié)(MTJ)108。金屬氧化物半導(dǎo)體(MOS)晶體管106包括源極110、漏極112和柵極114。

所解說的磁阻隨機(jī)存取存儲(chǔ)器(MRAM)位單元104包括金屬氧化物半導(dǎo)體(MOS)晶體管116和磁性隧道結(jié)(MTJ)118。金屬氧化物半導(dǎo)體(MOS)晶體管116包括源極120、漏極122和柵極124。差分感測(cè)電路系統(tǒng)100還包括差分感測(cè)放大器126，其可被配置成差分地感測(cè)磁阻隨機(jī)存取存儲(chǔ)器(MRAM)位單元102和磁阻隨機(jī)存取存儲(chǔ)器(MRAM)位單元104。

在一個(gè)或多個(gè)實(shí)現(xiàn)中，磁性隧道結(jié)(MTJ)108具有由薄絕緣體分開的兩個(gè)磁性材料層。一個(gè)磁性層的磁化方向是固定的而另一個(gè)磁性層的磁化方向是自由的，即，磁化方向可通過將電壓或電流施加于磁性隧道結(jié)(MTJ)108來改變。當(dāng)固定層和自由層的磁化方向相反或反平行時(shí)，磁性隧道結(jié)(MTJ)108具有比當(dāng)固定層和自由層的磁化方向平行時(shí)更高的電阻。

可通過將小的讀電流施加于磁性隧道結(jié)(MTJ)108來測(cè)量磁性隧道結(jié)(MTJ)108的電阻。磁性隧道結(jié)(MTJ)108可在一個(gè)磁狀態(tài)中表示數(shù)字“0”而在另一個(gè)磁狀態(tài)中表示數(shù)字“1”。正是以這種方式，磁性隧道結(jié)(MTJ)108可被用作存儲(chǔ)器元件。

在一個(gè)或多個(gè)實(shí)現(xiàn)中，磁性隧道結(jié)(MTJ)118類似于磁性隧道結(jié)(MTJ)108地操作。例如，磁性隧道結(jié)(MTJ)118也具有由薄絕緣體分開的兩個(gè)磁性材料層。一個(gè)磁性層的磁化方向是固定的，而另一個(gè)磁性層的磁化方向可通過將電壓或電流施加于磁性隧道結(jié)(MTJ)118來改變。當(dāng)固定層和自由層的磁化方向相反或反平行時(shí)，磁性隧道結(jié)(MTJ)118具有比當(dāng)固定層和自由層的磁化方向平行時(shí)更高的電阻。

可通過將小的讀電流施加于磁性隧道結(jié)(MTJ)118來測(cè)量磁性隧道結(jié)(MTJ)118的電阻。磁性隧道結(jié)(MTJ)118可在一個(gè)磁狀態(tài)中表示數(shù)字“0”而在另一個(gè)磁狀態(tài)中表示數(shù)字“1”。正是以這種方式，磁性隧道結(jié)(MTJ)118同樣可被用作存儲(chǔ)器元件。

通過測(cè)量磁性隧道結(jié)(MTJ)108的電阻來完成對(duì)磁阻隨機(jī)存取存儲(chǔ)器(MRAM)位單元102的極化狀態(tài)的讀取?？赏ㄟ^向金屬氧化物半導(dǎo)體(MOS)晶體管106供電來選擇磁阻隨機(jī)存取存儲(chǔ)器(MRAM)位單元102，該供電將電流從位線(未示出)通過磁性隧道結(jié)(MTJ)108切換至源線110。如果磁性隧道結(jié)(MTJ)108的磁化狀態(tài)是反平行的，則差分感測(cè)放大器126感測(cè)來自磁阻隨機(jī)存取存儲(chǔ)器(MRAM)位單元102的反平行電流I_AP。

通過測(cè)量磁性隧道結(jié)(MTJ)118的電阻來完成磁阻隨機(jī)存取存儲(chǔ)器(MRAM)位單元104的極化狀態(tài)的讀取?？赏ㄟ^向金屬氧化物半導(dǎo)體(MOS)晶體管116供電來選擇磁阻隨機(jī)存取存儲(chǔ)器(MRAM)位單元104，該供電將電流從位線(未示出)通過磁性隧道結(jié)(MTJ)118切換至源極120。如果磁性隧道結(jié)(MTJ)118的磁化狀態(tài)是反平行的，則差分感測(cè)放大器126感測(cè)來自磁阻隨機(jī)存取存儲(chǔ)器(MRAM)位單元104的平行電流I_P。

出于解釋目的，假設(shè)磁性隧道結(jié)(MTJ)108的磁化狀態(tài)是平行的且磁阻隨機(jī)存取存儲(chǔ)器(MRAM)位單元102存儲(chǔ)“0”。進(jìn)一步假設(shè)磁性隧道結(jié)(MTJ)118的磁化狀態(tài)是反平行的且磁阻隨機(jī)存取存儲(chǔ)器(MRAM)位單元104存儲(chǔ)“1”。在一個(gè)或多個(gè)實(shí)現(xiàn)中，在差分感測(cè)方案中，差分感測(cè)放大器126感測(cè)來自磁阻隨機(jī)存取存儲(chǔ)器(MRAM)位單元102的“平行”電流I_P和來自磁阻隨機(jī)存取存儲(chǔ)器(MRAM)位單元104的“反平行”電流I_AP。差分感測(cè)放大器126隨后比較這兩個(gè)電流并取決于來自磁阻隨機(jī)存取存儲(chǔ)器(MRAM)位單元102的“平行”電流I_P與來自磁阻隨機(jī)存取存儲(chǔ)器(MRAM)位單元104的“反平行”電流I_AP之差而輸出數(shù)據(jù)“0”或數(shù)據(jù)“1”。

常規(guī)地，磁阻隨機(jī)存取存儲(chǔ)器(MRAM)位單元被安排在數(shù)百或數(shù)千個(gè)位單元的矩陣中。寫入線(未示出)橫跨磁阻隨機(jī)存取存儲(chǔ)器(MRAM)位單元。在“寫”操作期間，電流脈沖可被用于對(duì)特定的磁阻隨機(jī)存取存儲(chǔ)器(MRAM)位單元進(jìn)行編程。在“讀”操作期間，用于磁阻隨機(jī)存取存儲(chǔ)器(MRAM)位單元的絕緣晶體管被導(dǎo)通以偏置磁性隧道結(jié)(MTJ)并且結(jié)果所得的電流(即，來自磁性隧道結(jié)(MTJ)的電流和參考電流)彼此比較以確定磁性隧道結(jié)(MTJ)的電阻是低還是高(例如，磁性隧道結(jié)(MTJ)被編程為邏輯“0”或邏輯“1”)。

圖2是常規(guī)操作的單端感測(cè)電路系統(tǒng)200的示意圖。所解說的單端感測(cè)電路系統(tǒng)200包括磁阻隨機(jī)存取存儲(chǔ)器(MRAM)位單元202和參考單元204。所解說的磁阻隨機(jī)存取存儲(chǔ)器(MRAM)位單元202包括金屬氧化物半導(dǎo)體(MOS)晶體管206和磁性隧道結(jié)(MTJ)208。金屬氧化物半導(dǎo)體(MOS)晶體管206包括源極210、漏極212和柵極214。單端感測(cè)電路系統(tǒng)200還包括單端感測(cè)放大器226。

單端感測(cè)放大器226將來自磁性隧道結(jié)(MTJ)208的電流(I_AP或I_P)與來自參考單元204的電流(I_REF)作比較以確定在磁性隧道結(jié)(MTJ)208中存儲(chǔ)數(shù)據(jù)位“0”(數(shù)據(jù)“0”)還是數(shù)據(jù)位“1”(數(shù)據(jù)“1”)。參考電流(I_REF)等于(I_AP)+(I_P)/2。

圖3是根據(jù)本文描述的技術(shù)的一個(gè)或多個(gè)實(shí)現(xiàn)的混合高速緩存架構(gòu)300的示意圖。在所解說的實(shí)現(xiàn)中，架構(gòu)300包括行301和列303的陣列。第一列包括磁阻隨機(jī)存取存儲(chǔ)器(MRAM)位單元302和磁阻隨機(jī)存取存儲(chǔ)器(MRAM)位單元304。第二列包括磁阻隨機(jī)存取存儲(chǔ)器(MRAM)位單元306和磁阻隨機(jī)存取存儲(chǔ)器(MRAM)位單元308。第三列包括磁阻隨機(jī)存取存儲(chǔ)器(MRAM)位單元310和磁阻隨機(jī)存取存儲(chǔ)器(MRAM)位單元312。第四列包括磁阻隨機(jī)存取存儲(chǔ)器(MRAM)位單元314和磁阻隨機(jī)存取存儲(chǔ)器(MRAM)位單元316。第五列包括磁阻隨機(jī)存取存儲(chǔ)器(MRAM)位單元318和磁阻隨機(jī)存取存儲(chǔ)器(MRAM)位單元320。

在所解說的實(shí)現(xiàn)中，磁阻隨機(jī)存取存儲(chǔ)器(MRAM)位單元302和304耦合至差分感測(cè)放大器322的一個(gè)輸入，而磁阻隨機(jī)存取存儲(chǔ)器(MRAM)位單元306和308耦合至差分感測(cè)放大器322的另一個(gè)輸入。磁阻隨機(jī)存取存儲(chǔ)器(MRAM)位單元310和312耦合至單端感測(cè)放大器324。磁阻隨機(jī)存取存儲(chǔ)器(MRAM)位單元314和316耦合至單端感測(cè)放大器326。磁阻隨機(jī)存取存儲(chǔ)器(MRAM)位單元318和320耦合至單端感測(cè)放大器328。

磁阻隨機(jī)存取存儲(chǔ)器(MRAM)位單元302、304、306和308連同差分感測(cè)放大器322一起形成架構(gòu)300的差分感測(cè)快區(qū)332。磁阻隨機(jī)存取存儲(chǔ)器(MRAM)位單元310、312、314、316、318和320連同單端感測(cè)放大器324、326和328一起形成架構(gòu)300的普通感測(cè)慢區(qū)334。

注意，磁阻隨機(jī)存取存儲(chǔ)器(MRAM)位單元陣列是均勻的，然而感測(cè)放大器的配置是不均勻的。即，磁阻隨機(jī)存取存儲(chǔ)器(MRAM)位單元陣列中的每一列可包括相同數(shù)目的磁阻隨機(jī)存取存儲(chǔ)器(MRAM)位單元，而與每個(gè)感測(cè)放大器相關(guān)聯(lián)的可能有不同數(shù)目的磁阻隨機(jī)存取存儲(chǔ)器(MRAM)位單元。在所解說的實(shí)現(xiàn)中，與感測(cè)放大器322相關(guān)聯(lián)的有4個(gè)磁阻隨機(jī)存取存儲(chǔ)器(MRAM)位單元302、304、306和308，而與感測(cè)放大器324相關(guān)聯(lián)的有2個(gè)磁阻隨機(jī)存取存儲(chǔ)器(MRAM)位單元310和312。

在一個(gè)或多個(gè)實(shí)現(xiàn)中，混合高速緩存架構(gòu)300可在至少一個(gè)半導(dǎo)體管芯中實(shí)現(xiàn)。另外，在一個(gè)或多個(gè)實(shí)現(xiàn)中，混合高速緩存架構(gòu)300可在一設(shè)備中實(shí)現(xiàn)，該設(shè)備諸如機(jī)頂盒、音樂播放器、視頻播放器、娛樂單元、導(dǎo)航設(shè)備、通信設(shè)備、個(gè)人數(shù)字助理(PDA)、固定位置數(shù)據(jù)單元、計(jì)算機(jī)等等。

圖4是根據(jù)本文描述的技術(shù)的一個(gè)或多個(gè)實(shí)現(xiàn)的用于制造混合高速緩存架構(gòu)(諸如，混合高速緩存架構(gòu)300)的方法400的流程圖。在框402，方法400提供磁阻隨機(jī)存取存儲(chǔ)器(MRAM)位單元陣列。這可通過提供第一多個(gè)磁阻隨機(jī)存取存儲(chǔ)器(MRAM)位單元和第二多個(gè)磁阻隨機(jī)存取存儲(chǔ)器(MRAM)位單元并將其彼此耦合來實(shí)現(xiàn)。在一個(gè)或多個(gè)實(shí)現(xiàn)中，第一多個(gè)磁阻隨機(jī)存取存儲(chǔ)器(MRAM)位單元包括與磁阻隨機(jī)存取存儲(chǔ)器(MRAM)位單元302、304、306和308相關(guān)聯(lián)的那些磁阻隨機(jī)存取存儲(chǔ)器(MRAM)位單元，而第二多個(gè)磁阻隨機(jī)存取存儲(chǔ)器(MRAM)位單元包括與磁阻隨機(jī)存取存儲(chǔ)器(MRAM)位單元310、312、314、316、318和320相關(guān)聯(lián)的那些磁阻隨機(jī)存取存儲(chǔ)器(MRAM)位單元。

在框404，方法404提供差分感測(cè)放大器和單端感測(cè)放大器。在一個(gè)或多個(gè)實(shí)現(xiàn)中，方法404提供差分感測(cè)放大器322和單端感測(cè)放大器324、326和328。

在框406，方法400將來自第一多個(gè)磁阻隨機(jī)存取存儲(chǔ)器(MRAM)位單元的至少一個(gè)磁阻隨機(jī)存取存儲(chǔ)器(MRAM)位單元耦合至單端感測(cè)放大器并將來自第二多個(gè)磁阻隨機(jī)存取存儲(chǔ)器(MRAM)位單元的至少兩個(gè)磁阻隨機(jī)存取存儲(chǔ)器(MRAM)位單元耦合至差分感測(cè)放大器。在一個(gè)或多個(gè)實(shí)現(xiàn)中，方法400將磁阻隨機(jī)存取存儲(chǔ)器(MRAM)位單元310耦合至單端感測(cè)放大器324并將磁阻隨機(jī)存取存儲(chǔ)器(MRAM)位單元302和306耦合至差分感測(cè)放大器322。

在一個(gè)或多個(gè)實(shí)現(xiàn)中，混合高速緩存架構(gòu)300可在至少一個(gè)半導(dǎo)體管芯中實(shí)現(xiàn)。在一個(gè)或多個(gè)實(shí)現(xiàn)中，可使用以下設(shè)備來實(shí)現(xiàn)方法400：通用處理器、微處理器、微控制器、數(shù)字信號(hào)處理器(DSP)、專用集成電路(ASIC)、現(xiàn)場(chǎng)可編程門陣列(FPGA)、可編程邏輯器件(PLD)、控制器、狀態(tài)機(jī)、門選邏輯、分立的硬件組件、或任何其他可執(zhí)行計(jì)算或其他信息操縱的合適實(shí)體。處理器可被用于處理信息。處理器可用專用邏輯電路系統(tǒng)來補(bǔ)充或納入其中。

圖5是根據(jù)本文所描述的技術(shù)的示例實(shí)現(xiàn)的寬帶無線網(wǎng)絡(luò)500的框圖，其中可實(shí)現(xiàn)架構(gòu)300。寬帶無線網(wǎng)絡(luò)500包括用戶設(shè)備502和基站504。

在所解說的此實(shí)現(xiàn)中，用戶設(shè)備502包括處理器506、數(shù)據(jù)源508、發(fā)射(TX)數(shù)據(jù)處理器510、接收(RX)數(shù)據(jù)處理器512、發(fā)射(TX)(多輸入多輸出(MIMO)處理器514、存儲(chǔ)器516、解調(diào)器(DEMOD)518、若干收發(fā)機(jī)520A到520T、和若干天線522A到522T。

在所解說的此實(shí)現(xiàn)中，用戶設(shè)備502包括數(shù)據(jù)源524、處理器526、接收數(shù)據(jù)處理器528、發(fā)射數(shù)據(jù)處理器530、存儲(chǔ)器532、調(diào)制器534、若干收發(fā)機(jī)536A到536T、若干天線538A到538T、和消息控制模塊540。

所解說的用戶設(shè)備502可包括、被實(shí)現(xiàn)為、或被稱為用戶裝備、訂戶站、訂戶單元、移動(dòng)站、移動(dòng)臺(tái)、移動(dòng)節(jié)點(diǎn)、遠(yuǎn)程站、遠(yuǎn)程終端、用戶終端、用戶代理、用戶設(shè)備、或其他某個(gè)術(shù)語。在一些實(shí)現(xiàn)中，用戶設(shè)備502可以是蜂窩電話、無繩電話、會(huì)話發(fā)起協(xié)議(SIP)電話、無線本地環(huán)路(WLL)站、個(gè)人數(shù)字助理(PDA)、具有無線連接能力的手持式設(shè)備、或連接到無線調(diào)制解調(diào)器的其他某種合適的處理設(shè)備。相應(yīng)地，本文中所教導(dǎo)的一個(gè)或多個(gè)方面可被納入到電話(例如，蜂窩電話或智能電話)、計(jì)算機(jī)(例如，膝上型設(shè)備)、便攜式通信設(shè)備、便攜式計(jì)算設(shè)備(例如，個(gè)人數(shù)據(jù)助理)、娛樂設(shè)備(例如，音樂設(shè)備、視頻設(shè)備、或衛(wèi)星無線電)、全球定位系統(tǒng)設(shè)備、或被配置為經(jīng)由無線介質(zhì)通信的任何其他合適的設(shè)備中。

所解說的基站504可包括、被實(shí)現(xiàn)為、或被稱為B節(jié)點(diǎn)、演進(jìn)型B節(jié)點(diǎn)、無線電網(wǎng)絡(luò)控制器(RNC)、基站(BS)、無線電基站(RBS)、基站控制器(BSC)、基收發(fā)機(jī)站(BTS)、收發(fā)機(jī)功能(TF)、無線電收發(fā)機(jī)、無線電路由器、基本服務(wù)集(BSS)、擴(kuò)展服務(wù)集(ESS)、宏蜂窩小區(qū)、宏節(jié)點(diǎn)、家用演進(jìn)型B節(jié)點(diǎn)(HeNB)、毫微微蜂窩小區(qū)、毫微微節(jié)點(diǎn)、微微節(jié)點(diǎn)、或其他某個(gè)類似術(shù)語。

所解說的數(shù)據(jù)源508向發(fā)射(TX)數(shù)據(jù)處理器510提供數(shù)個(gè)數(shù)據(jù)流的話務(wù)。

發(fā)射(TX)數(shù)據(jù)處理器510基于為每個(gè)數(shù)據(jù)流選擇的特定編碼方案來對(duì)該數(shù)據(jù)流的話務(wù)數(shù)據(jù)進(jìn)行格式化、編碼、和交織以提供經(jīng)編碼數(shù)據(jù)。每個(gè)數(shù)據(jù)流的經(jīng)編碼數(shù)據(jù)可使用OFDM技術(shù)來與導(dǎo)頻數(shù)據(jù)復(fù)用。

導(dǎo)頻數(shù)據(jù)通常是以已知方式處理的已知數(shù)據(jù)碼型，并且可在接收機(jī)系統(tǒng)處用于估計(jì)信道響應(yīng)。隨后基于為每個(gè)數(shù)據(jù)流選定的特定調(diào)制方案(例如，BPSK、QPSK、M-PSK或M-QAM)來調(diào)制(即，碼元映射)該數(shù)據(jù)流的經(jīng)復(fù)用的導(dǎo)頻和經(jīng)編碼數(shù)據(jù)以提供調(diào)制碼元。

每個(gè)數(shù)據(jù)流的數(shù)據(jù)率、編碼、和調(diào)制可由處理器510執(zhí)行的指令來確定。存儲(chǔ)器516可存儲(chǔ)由處理器510或用戶設(shè)備502的其他組件使用的程序代碼、數(shù)據(jù)、以及其他信息。

所有數(shù)據(jù)流的調(diào)制碼元隨后被提供給TX MIMO處理器514，其可進(jìn)一步處理這些調(diào)制碼元(例如，針對(duì)OFDM)。TX MIMO處理器514隨后將N_T個(gè)調(diào)制碼元流提供給N_T個(gè)收發(fā)機(jī)(XCVR)520A到520T。在一些實(shí)現(xiàn)中，TX MIMO處理器514將波束成形權(quán)重應(yīng)用于這些數(shù)據(jù)流的碼元并應(yīng)用于正藉以發(fā)射該碼元的天線。

每個(gè)收發(fā)機(jī)(XCVR)520A到520T接收并處理各自的碼元流以提供一個(gè)或多個(gè)模擬信號(hào)，并進(jìn)一步調(diào)理(例如，放大、濾波、和上變頻)這些模擬信號(hào)以提供適于在MIMO信道上傳送的經(jīng)調(diào)制信號(hào)。來自收發(fā)機(jī)(XCVR)520A到520T的N_T個(gè)經(jīng)調(diào)制信號(hào)隨后分別從N_T個(gè)天線522A到522T被發(fā)射。

在基站504處，所發(fā)射的經(jīng)調(diào)制信號(hào)被N_R個(gè)天線538A到538R接收，并且從每個(gè)天線538A到538R接收的信號(hào)被提供給各自相應(yīng)的收發(fā)機(jī)(XCVR)536A到536R。每個(gè)收發(fā)機(jī)(XCVR)536A到536R調(diào)理(例如，濾波、放大以及下變頻)各自的收到信號(hào)，數(shù)字化經(jīng)調(diào)理的信號(hào)以提供采樣，以及進(jìn)一步處理這些采樣以提供相應(yīng)的“收到”碼元流。

接收(RX)數(shù)據(jù)處理器528隨后接收并基于特定的接收機(jī)處理技術(shù)來處理來自N_R個(gè)收發(fā)機(jī)(XCVR)536A到536R的N_R個(gè)收到碼元流以提供N_T個(gè)“檢出”碼元流。接收(RX)數(shù)據(jù)處理器528隨后解調(diào)、解交織、和解碼每個(gè)檢出碼元流以恢復(fù)該數(shù)據(jù)流的話務(wù)數(shù)據(jù)。由接收(RX)數(shù)據(jù)處理器528所進(jìn)行的處理與由用戶設(shè)備502處的發(fā)射(TX)MIMO處理器514和發(fā)射(TX)數(shù)據(jù)處理器510所執(zhí)行的處理互補(bǔ)。

處理器526周期性地確定要使用哪個(gè)預(yù)編碼矩陣(以下討論)。處理器526編制包括矩陣索引部分和秩值部分的反向鏈路消息。

數(shù)據(jù)存儲(chǔ)器532可存儲(chǔ)由處理器526或基站504的其他組件使用的程序代碼、數(shù)據(jù)和其他信息。

該反向鏈路消息可包括關(guān)于通信鏈路和/或收到數(shù)據(jù)流的各種類型的信息。反向鏈路消息隨后由TX數(shù)據(jù)處理器530——其還從數(shù)據(jù)源524接收數(shù)個(gè)數(shù)據(jù)流的話務(wù)數(shù)據(jù)——處理，由調(diào)制器534調(diào)制，由收發(fā)機(jī)(XCVR)536A到536R調(diào)理，并被傳回給用戶設(shè)備502。

在設(shè)備502處，來自基站504的經(jīng)調(diào)制信號(hào)由天線522A到522T接收，由收發(fā)機(jī)(XCVR)520A到520R調(diào)理，由解調(diào)器(DEMOD)518解調(diào)，并由RX數(shù)據(jù)處理器512處理以提取由基站504傳送的反向鏈路消息。處理器510隨后確定要將哪個(gè)預(yù)編碼矩陣用于確定波束成形權(quán)重并且隨后處理提取出的消息。

應(yīng)當(dāng)領(lǐng)會(huì)，對(duì)于用戶設(shè)備502和基站504，所描述的組件中的兩個(gè)或更多個(gè)組件的功能性可由單個(gè)組件提供。例如，單個(gè)處理組件可提供消息控制組件540和處理器526的功能性。

還應(yīng)當(dāng)領(lǐng)會(huì)，無線節(jié)點(diǎn)可被配置成按非無線的方式(例如，經(jīng)由有線連接)傳送和/或接收信息。因此，如本文中所討論的接收機(jī)和發(fā)射機(jī)可包括恰適的通信接口組件(例如，電或光學(xué)接口組件)以經(jīng)由非無線介質(zhì)來通信。

寬帶無線網(wǎng)絡(luò)500可實(shí)現(xiàn)以下技術(shù)中的任何一種技術(shù)或其組合：碼分多址(CDMA)系統(tǒng)、多載波CDMA(MCCDMA)、寬帶CDMA(W-CDMA)、高速分組接入(HSPA、HSPA+)系統(tǒng)、時(shí)分多址(TDMA)系統(tǒng)、頻分多址(FDMA)系統(tǒng)、單載波FDMA(SC-FDMA)系統(tǒng)、正交頻分多址(OFDMA)系統(tǒng)、或者其他多址技術(shù)。采用本文的教導(dǎo)的無線通信系統(tǒng)可被設(shè)計(jì)成實(shí)現(xiàn)一種或多種標(biāo)準(zhǔn)，諸如IS-97、cdma2000、IS-876、W-CDMA、TDSCDMA、以及其他標(biāo)準(zhǔn)。

CDMA網(wǎng)絡(luò)可實(shí)現(xiàn)諸如通用地面無線電接入(UTRA)、cdma2000、或其他某種技術(shù)的無線電技術(shù)。UTRA包括W-CDMA和低碼片率(LCR)。cdma2000技術(shù)涵蓋IS-2000、IS-97和IS-876標(biāo)準(zhǔn)。TDMA網(wǎng)絡(luò)可實(shí)現(xiàn)諸如全球移動(dòng)通信系統(tǒng)(GSM)之類的無線電技術(shù)。OFDMA網(wǎng)絡(luò)可實(shí)現(xiàn)諸如演進(jìn)UTRA(E-UTRA)、IEEE 802.11、IEEE 802.16、IEEE 802.20、Flash-之類的無線電技術(shù)。UTRA、E-UTRA和GSM是通用移動(dòng)電信系統(tǒng)(UMTS)的一部分。

本文的教導(dǎo)可在3GPP長期演進(jìn)(LTE)系統(tǒng)、超移動(dòng)寬帶(UMB)系統(tǒng)和其他類型的系統(tǒng)中實(shí)現(xiàn)。LTE是使用E-UTRA的UMTS版本。UTRA、E-UTRA、GSM、UMTS和LTE在來自名為“第3代伙伴項(xiàng)目”(3GPP)的組織的文獻(xiàn)中描述，而cdma2000在來自名為“第3代伙伴項(xiàng)目2”(3GPP2)的組織的文獻(xiàn)中描述。

盡管本公開的某些方面可能是使用3GPP術(shù)語來描述的，但是應(yīng)當(dāng)理解，本文中的教導(dǎo)可應(yīng)用于3GPP(例如，Rel99、Rel5、Rel6、Rel7)技術(shù)以及3GPP2(例如，1xRTT，1xEV-DO Rel0、RevA、RevB)技術(shù)和其他技術(shù)。

本文所描述的技術(shù)的各方面在以下針對(duì)本文所描述的技術(shù)的具體實(shí)現(xiàn)的描述和有關(guān)附圖中被公開?？稍O(shè)計(jì)替換實(shí)現(xiàn)而不脫離本文所描述的技術(shù)的范圍。另外，本文所描述的技術(shù)的眾所周知的元素將不被詳細(xì)描述或?qū)⒈皇∪ヒ悦饣煜疚乃枋龅募夹g(shù)的相關(guān)細(xì)節(jié)。

術(shù)語“本文所描述的技術(shù)的實(shí)現(xiàn)”并不要求本文所描述的技術(shù)的所有實(shí)現(xiàn)都包括所討論的特征、優(yōu)點(diǎn)、或工作模式。

本文所使用的術(shù)語是僅出于描述特定實(shí)現(xiàn)的目的，而并不旨在限制本文所描述的技術(shù)的實(shí)現(xiàn)。如本文所使用的，單數(shù)形式的“一”、“某”和“該”旨在也包括復(fù)數(shù)形式，除非上下文另有明確指示并非如此。還將理解，術(shù)語“包括”、“具有”、“包含”和/或“含有”在本文中使用時(shí)指定所陳述的特征、整數(shù)、步驟、操作、要素、和/或組件的存在，但并不排除一個(gè)或多個(gè)其他特征、整數(shù)、步驟、操作、要素、組件和/或其群組的存在或添加。

此外，許多實(shí)現(xiàn)以將由例如計(jì)算設(shè)備的元件執(zhí)行的動(dòng)作序列的方式來描述。將認(rèn)識(shí)到，本文描述的各種動(dòng)作能由專用電路(例如，專用IC(ASIC))、由正被一個(gè)或多個(gè)處理器執(zhí)行的程序指令、或由這兩者的組合來執(zhí)行。另外，本文描述的這些動(dòng)作序列可被認(rèn)為是完全體現(xiàn)在任何形式的計(jì)算機(jī)可讀存儲(chǔ)介質(zhì)內(nèi)，其內(nèi)存儲(chǔ)有一經(jīng)執(zhí)行就將使相關(guān)聯(lián)的處理器執(zhí)行本文所描述的功能性的相應(yīng)計(jì)算機(jī)指令集。因此，本文描述的技術(shù)的各個(gè)方面可以用數(shù)種不同形式來實(shí)施，所有這些形式都已被構(gòu)想成落在所要求保護(hù)的主題內(nèi)容的范圍內(nèi)。另外，對(duì)于本文描述的每個(gè)實(shí)現(xiàn)，任何此類實(shí)現(xiàn)的對(duì)應(yīng)形式可在本文中被描述為例如“被配置成執(zhí)行所描述的動(dòng)作的邏輯”。

本領(lǐng)域技術(shù)人員將領(lǐng)會(huì)，信息和信號(hào)可使用各種不同技術(shù)和技藝中的任何一種來表示。例如，貫穿上面描述始終可能被述及的數(shù)據(jù)、指令、命令、信息、信號(hào)、位(比特)、碼元、以及碼片可由電壓、電流、電磁波、磁場(chǎng)或磁粒子、光場(chǎng)或光粒子、或其任何組合來表示。

此外，本領(lǐng)域技術(shù)人員將領(lǐng)會(huì)，結(jié)合本文中所公開的實(shí)現(xiàn)描述的各種解說性邏輯塊、模塊、電路、和算法步驟可被實(shí)現(xiàn)為電子硬件、計(jì)算機(jī)軟件、或兩者的組合。為清楚地解說硬件與軟件的這一可互換性，各種解說性組件、塊、模塊、電路、以及步驟在上面是以其功能性的形式作一般化描述的。此類功能性是被實(shí)現(xiàn)為硬件還是軟件取決于具體應(yīng)用和施加于整體系統(tǒng)的設(shè)計(jì)約束。技術(shù)人員可針對(duì)每種特定應(yīng)用以不同方式來實(shí)現(xiàn)所描述的功能性，但此類實(shí)現(xiàn)決策不應(yīng)被解讀為致使脫離本文描述的本技術(shù)的范圍。

結(jié)合本文所公開的實(shí)現(xiàn)描述的方法、序列和/或算法可直接在硬件中、在由處理器執(zhí)行的軟件模塊中、或在這兩者的組合中體現(xiàn)。軟件模塊可駐留在RAM存儲(chǔ)器、閃存、ROM存儲(chǔ)器、EPROM存儲(chǔ)器、EEPROM存儲(chǔ)器、寄存器、硬盤、可移動(dòng)盤、CD-ROM或者本領(lǐng)域中所知的任何其他形式的存儲(chǔ)介質(zhì)中。示例性存儲(chǔ)介質(zhì)耦合到處理器以使得該處理器能從/向該存儲(chǔ)介質(zhì)讀寫信息。在替換方案中，存儲(chǔ)介質(zhì)可以被整合到處理器。

相應(yīng)地，本文描述的技術(shù)的實(shí)現(xiàn)可包括實(shí)施制造半導(dǎo)體器件的方法的計(jì)算機(jī)可讀介質(zhì)。相應(yīng)地，本文所描述的技術(shù)不限于所解說的示例，并且用于執(zhí)行文本所描述的功能性的任何手段均被包括在本文所描述的技術(shù)的實(shí)現(xiàn)中。

盡管前面的公開示出了本文所描述的技術(shù)的解說性實(shí)現(xiàn)，但是應(yīng)當(dāng)注意，可在其中作出各種改變和修改而不會(huì)脫離如所附權(quán)利要求定義的本文所描述的技術(shù)的范圍。根據(jù)本文所描述的技術(shù)的實(shí)現(xiàn)的方法權(quán)利要求中的功能、步驟和/或動(dòng)作不一定要以任何特定次序執(zhí)行。此外，盡管本文所描述的技術(shù)的要素可能是以單數(shù)來描述或主張權(quán)利的，但是復(fù)數(shù)也是已構(gòu)想了的，除非顯式地聲明了限定于單數(shù)。