本申請要求2015年7月3日向韓國知識產(chǎn)權(quán)局提交的申請?zhí)枮?0-2015-0095405的韓國專利申請的優(yōu)先權(quán)，其全部公開通過引用整體地并入本文。

技術(shù)領(lǐng)域

本公開總的來說涉及半導(dǎo)體器件及其操作方法，更具體地說，涉及半導(dǎo)體器件的讀取操作。

背景技術(shù)：

半導(dǎo)體存儲器件是用于暫時(shí)或者永久地儲存數(shù)據(jù)或者對數(shù)據(jù)編程供在計(jì)算機(jī)或者電子裝置中使用的器件。半導(dǎo)體存儲器件包括用于儲存數(shù)據(jù)的存儲單元陣列。

存儲單元陣列可以包括多個(gè)存儲塊。例如，NAND閃速陣列被集合成一系列的存儲塊，并且構(gòu)成存儲塊的存儲單元以多個(gè)單元串方式布置。單元串中的每一串可以包括源極選擇晶體管、存儲單元以及漏極選擇晶體管。通常，構(gòu)成存儲塊的每一單元串共享字線、源極選擇線以及漏極選擇線。包括在不同串內(nèi)的源極選擇晶體管的柵極可以連接到源極選擇線，包括在不同串內(nèi)的存儲單元的柵極可以連接到字線，以及包括在不同串內(nèi)的漏極選擇晶體管的柵極可以連接到漏極選擇線。

在包括在不同單元串內(nèi)的存儲單元之中的連接到相同字線的一組存儲單元可以稱為頁，并且編程和讀取操作可以基于頁來執(zhí)行。

技術(shù)實(shí)現(xiàn)要素：

本公開已經(jīng)致力于提供能夠提高讀取操作和操作方法的可靠性的半導(dǎo)體器件。

本公開的實(shí)施例提供一種半導(dǎo)體器件，包括具有編程頁和未編程頁的存儲塊；外圍電路，配置為執(zhí)行存儲塊的讀取操作；以及控制電路，配置為控制外圍電路使得讀取電壓被施加到耦接到用于讀取操作的頁之中的選定頁的字線，第一通過電壓被施加到耦接到未選定用于讀取操作的頁之中的編程頁的字線，比第一通過電壓低的第二通過電壓施加到耦接到未選定用于讀取操作的頁之中的未編程頁的字線。

本公開的實(shí)施例提供一種操作半導(dǎo)體器件的方法，包括將第一通過電壓施加到連接 到選定存儲塊的第一頁組的字線，將比第一通過電壓低的第二通過電壓施加到連接到選定存儲塊的第二頁組的字線，以及通過將讀取電壓施加到連接到選定存儲塊的第三頁組的字線來讀取包括在第三頁組內(nèi)的存儲單元。

本公開的實(shí)施例提供一種操作半導(dǎo)體器件的方法，包括在編程操作期間存儲包括在選定存儲塊內(nèi)的頁之中的編程頁的地址，以及在讀取操作期間將讀取電壓施加到連接到頁之中的選定頁的字線并且將第一通過電壓施加到連接到其余未選定頁的字線，以這樣的方式使得比第一通過電壓低的第二通過電壓根據(jù)該地址施加到連接到未選定頁之中的編程頁的字線。

根據(jù)本公開的示例性實(shí)施例，可以提高編程操作在其中未完成的存儲塊的讀取操作的可靠性。

前述概要僅僅是說明性的并且不意在以任何方式限制。除了如上所述的說明性的方面、實(shí)施例以及特征之外，參考附圖及其后的詳細(xì)描述，進(jìn)一步的方面、實(shí)施例以及特征將變得明顯。

附圖說明

通過參考附圖詳細(xì)描述其實(shí)施例述，本公開的上述和其它的特征和優(yōu)點(diǎn)對于本領(lǐng)域技術(shù)人員變得更加明顯，其中：

圖1是用于示意性地描述根據(jù)本公開的示例性實(shí)施例的半導(dǎo)體器件的示意圖；

圖2是用于描述二維半導(dǎo)體器件的單元串的截面圖；

圖3是用于描述三維半導(dǎo)體器件的單元串的透視圖；

圖4是用于詳細(xì)地描述圖1的電壓生成電路和控制電路的示意圖；

圖5是用于詳細(xì)地描述根據(jù)本公開的示例性實(shí)施例的存儲塊的示意圖；

圖6至圖9是用于描述根據(jù)本公開的示例性實(shí)施例的讀取操作的示意圖；

圖10是用于描述根據(jù)本公開的示例性實(shí)施例的包括半導(dǎo)體器件的固態(tài)驅(qū)動器的框圖；

圖11是用于描述根據(jù)本公開的示例性實(shí)施例的包括半導(dǎo)體器件的存儲系統(tǒng)的框圖；以及

圖12是用于描述根據(jù)本公開的示例性實(shí)施例的包括半導(dǎo)體器件的計(jì)算機(jī)系統(tǒng)的示意性配置的示意圖。

具體實(shí)施方式

以下參考附圖詳細(xì)地描述本公開的示例性實(shí)施例。然而，本公開不限于以下所公開的實(shí)施例，而是可以實(shí)施彼此不同的各種形式。

圖1是用于示意性地描述根據(jù)本公開的示例性實(shí)施例的半導(dǎo)體器件的示意圖。

參考圖1，半導(dǎo)體器件1000包括存儲單元陣列110、用于在存儲單元陣列110上執(zhí)行編程、讀取以及擦除操作的外圍電路120以及用于控制外圍電路120的控制電路130。

存儲單元陣列110包括多個(gè)存儲塊。存儲塊中的每一個(gè)包括多個(gè)單元串，單元串中的每一個(gè)由多個(gè)存儲單元形成。多個(gè)單元串可以以二維結(jié)構(gòu)形成，在該二維結(jié)構(gòu)中，多個(gè)存儲單元水平地布置在襯底上。多個(gè)單元串可以以三維結(jié)構(gòu)形成，在該三維結(jié)構(gòu)中，多個(gè)存儲單元垂直地布置在襯底上。與每一單元存儲一位數(shù)據(jù)的單電平單元(single-level-cell,SLC)的閃速存儲器不同，多電平單元(multi-level-cell,MLC)每一單元存儲兩位數(shù)據(jù)。同樣地，三電平單元(triple-level-cell,TLC)的閃速存儲器每一單元存儲三位數(shù)據(jù)，四電平單元(quadruple-level-cell,QLC)的閃速存儲器每一單元存儲四位數(shù)據(jù)。包括在不同串內(nèi)的存儲單元之中的耦接到相同字線的一組存儲單元稱為頁。

外圍電路120包括電壓生成電路121、行解碼器122、頁緩沖器123、列解碼器124以及輸入/輸出電路125。

電壓生成電路121生成各個(gè)電壓作為操作電壓。例如，電壓生成電路121響應(yīng)于讀取操作信號OP_R和頁地址PADD而生成例如讀取電壓、第一通過電壓、第二通過電壓、漏極接通電壓以及源極接通電壓的操作電壓，并且將操作電壓發(fā)送至全局字線GWL、全局漏極選擇線GDSL以及全局源極選擇線GSSL。頁地址PADD可以包括在選定存儲塊的頁之中為讀取操作而選擇的頁的地址和其上已經(jīng)完成編程操作的頁的地址。讀取電壓、第一通過電壓并且第二通過電壓可以施加到全局字線GWL，漏極接通電壓可以施加到全局漏極選擇線GSL，以及源極接通電壓可以施加到全局源極選擇線GSSL。

行解碼器122通過全局字線GWL、全局漏極選擇線GSL以及全局源極選擇線GSSL耦接到電壓生成電路121。行解碼器122通過字線WL、漏極選擇線DSL以及源極選擇線SSL還耦接到存儲單元陣列110。行解碼器122響應(yīng)于行地址RADD而將通過電壓生成電路121所生成的操作電壓發(fā)送至包括在存儲單元陣列110內(nèi)的選定存儲塊。例如，行解碼器122將施加到全局字線GWL的電壓發(fā)送至字線WL，將施加到全局漏極選擇 線GDSL的電壓發(fā)送至漏極選擇線DSL，以及將施加到全局源極選擇線GSSL的電壓發(fā)送至源極選擇線SSL。

頁緩沖器123通過位線BL耦接到存儲單元陣列110。頁緩沖器123響應(yīng)于頁緩沖器控制信號PBSIGNALS而對位線預(yù)先充電，在編程操作期間向存儲單元陣列110提供通過輸入/輸出電路125和列解碼器124所接收的數(shù)據(jù)，以及在將數(shù)據(jù)輸出至輸入/輸出電路125前暫時(shí)存儲從存儲單元陣列110讀取的數(shù)據(jù)。

列解碼器124響應(yīng)于列地址CADD而將從輸入/輸出電路125接收到的數(shù)據(jù)DATA提供至頁緩沖器123以及將從頁緩沖器123接收到的數(shù)據(jù)DATA提供至輸入/輸出電路125。

輸入/輸出電路125發(fā)送從半導(dǎo)體器件1000外部接收到的命令CMD和地址ADD，將從半導(dǎo)體器件1000外部接收到的數(shù)據(jù)DATA發(fā)送至列解碼器124，將從列解碼器124接收到的數(shù)據(jù)DATA輸出至外部，以及將命令CMD和地址ADD發(fā)送至控制電路130。

控制電路130響應(yīng)于命令CMD以及地址ADD而控制外圍電路120。在編程操作期間，控制電路130存儲已經(jīng)在其上完成編程操作的頁的地址(例如，頁地址)。在讀取操作期間，控制電路130控制外圍電路120，以便讀取電壓被施加到選定字線并且第一和第二通過電壓被施加到未選定字線。

上述讀取操作可以施加到二維半導(dǎo)體器件和三維半導(dǎo)體器件兩者，并且以下將詳細(xì)描述每一種半導(dǎo)體存儲器件。

圖2是用于描述二維半導(dǎo)體器件的單元串的截面圖。

參考圖2，根據(jù)示例性實(shí)施例的二維半導(dǎo)體器件包括水平(Y方向)布置在襯底SUB上的單元串。每一單元串可以包括源極選擇晶體管、存儲單元以及漏極選擇晶體管。結(jié)區(qū)JT形成在源極選擇晶體管、存儲單元以及漏極選定晶體管之間的襯底SUB上。

源極選擇晶體管、存儲單元以及漏極選擇晶體管可以包括依次層疊在襯底上的隧道絕緣層Tox、浮置柵GF、介質(zhì)層DL以及控制柵GC。隧道絕緣層Tox可以由氧化層形成。浮置柵GF和控制柵GC可以由摻雜多晶硅層形成。介質(zhì)層DL可以以氧化層、氮化物層以及氧化層的層疊結(jié)構(gòu)或者高介電(high-k)層的層疊結(jié)構(gòu)來形成。源極選擇晶體管的控制柵GC耦接到源極選擇線SSL，存儲單元的控制柵GC耦接到字線WL，以及漏極選擇晶體管的控制柵GC耦接到漏極選擇線DSL。在耦接到源極選擇線SSL的源極選擇晶體管和耦接到漏極選擇線DSL的漏極選擇晶體管中介質(zhì)層DL的一部分除去，以便浮置柵GF可以與控制柵GC接觸。浮置柵GF和控制柵GC可以通過介質(zhì)層DL彼 此隔離。

圖3是用于描述三維半導(dǎo)體器件的單元串的透視圖。

參考圖3，根據(jù)示例性實(shí)施例的三維半導(dǎo)體存儲器件包括沿著垂直方向(Z方向)形成在襯底(未示出)上的多個(gè)單元串。單元串可以以垂直地布置在位線BL和共源極線CSL之間的結(jié)構(gòu)來形成。在實(shí)施例中，三維半導(dǎo)體存儲器件可以具有位成本可擴(kuò)展(BiCS)結(jié)構(gòu)。例如，根據(jù)實(shí)施例的三維半導(dǎo)體存儲器件可以以共源極線CSL水平地形成在襯底上并且具有BiCS結(jié)構(gòu)的單元串沿著垂直方向形成在共源極線CSL上的方式來形成。單元串包括垂直地層疊(Z方向)同時(shí)彼此隔開的源極選擇線SSL、字線WL以及漏極選擇線DSL，并且垂直地穿過源極選擇線SSL、字線WL以及漏極選擇線DSL的垂直通道層CH與共源極線CSL接觸。沿著Y方向延伸的位線BL與垂直通道層CH的從漏極選擇線DSL的上部伸出的上部接觸。漏極選擇線DSL沿著x方向延伸同時(shí)沿著Y方向彼此隔開。源極選擇線SSL也沿著X方向延伸同時(shí)沿著Y方向彼此隔開。接觸插頭CT也可以進(jìn)一步形成在位線BL和垂直通道層CH之間。

根據(jù)本發(fā)明的實(shí)施例的二維和三維半導(dǎo)體存儲器件不限于圖2和圖3中示出的那些，因此該單元串可以根據(jù)半導(dǎo)體器件的類型而不同地配置。

圖4是用于詳細(xì)地描述圖1的電壓生成電路和控制電路的示意圖。

參考圖4，電壓生成電路121可以包括電壓生成單元121a和電壓發(fā)送單元121b，控制電路130可以包括命令轉(zhuǎn)換單元130a和地址儲存單元130b。

命令轉(zhuǎn)換單元130a接收命令CMD，將命令CMD轉(zhuǎn)換為操作信號以及輸出該操作信號。例如，在讀取操作期間，命令轉(zhuǎn)換單元130a響應(yīng)于命令CMD而輸出讀取操作信號OP_R。

地址儲存單元130b在編程操作期間接收地址ADD并且存儲已經(jīng)在其上完成編程操作的頁的頁地址PADD。在讀取操作期間，地址儲存單元130b向電壓生成單元121提供為讀取操作所選擇的存儲塊的頁地址PADD。例如，地址儲存單元130b可以儲存其中執(zhí)行編程操作的存儲塊中的頁之中的其上已經(jīng)完成編程操作的頁的頁地址。此外，地址儲存單元130b可以存儲為讀取操作選擇的頁的地址。

電壓生成單元121a響應(yīng)于讀取操作信號OP_R而生成讀取操作所需要的讀取電壓Vread、第一通過電壓Vpass1、第二通過電壓Vpass2、漏極接通電壓VDSL以及源極接通電壓VSSL，并且將所生成的電壓Vread、Vpass、Vpass2、VDSL以及VSSL供給至電壓發(fā)送單元121b。第一通過電壓Vpass1是被施加到編程頁的未選定字線并且基于編 程存儲單元的狀態(tài)來設(shè)置的電壓。第二通過電壓Vpass2是被施加到未編程頁的未選定字線并且設(shè)置為比第一通過電壓Vpass1低的正電壓的電壓。

電壓發(fā)送單元121b響應(yīng)于頁地址PADD而將讀取電壓Vread、第一通過電壓Vpass1以及第二通過電壓Vpass2施加至全局字線GWL，將漏極接通電壓VDSL施加至全局漏極選擇線GDSL和將源極接通電壓VSSL施加至全局源極選擇線GSSL。

在實(shí)施例中，全局字線GWL可以被分成第一全局字線組、第二全局字線組以及第三全局字線組。第一全局字線組和第二全局字線組包括全局字線GWL之中的除選定全局字線之外的所有其余未選定全局字線。第三全局字線組包括選定全局字線。

包括在第一全局字線組內(nèi)的未選定全局字線對應(yīng)于耦接到在選定存儲塊中的頁之中的已經(jīng)在其上完成編程操作的頁的字線(以下稱為第一字線組)。包括在第二全局字線組內(nèi)的未選定全局字線對應(yīng)于耦接到在選定存儲塊中的頁之中的尚未在其上執(zhí)行編程操作的頁的字線(以下稱為第二字線組)。包括在第三全局字線組內(nèi)的未選定全局字線對應(yīng)于耦接到在選定存儲塊中的頁之中的為讀取操作所選擇的頁的字線(以下稱為第三字線組)。

圖5是用于詳細(xì)地描述根據(jù)本公開的示例性實(shí)施例的存儲塊的示意圖，并且示出了包括在作為示例性實(shí)施例的上述二維半導(dǎo)體存儲器件內(nèi)的存儲塊。

參考圖5，存儲塊包括耦接在源極線SL和位線BL0至BLk之間的多個(gè)單元串ST。單元串ST可以包括彼此串聯(lián)地耦接在源極線SL和位線BL0至BLk之間的源極選擇晶體管SST、存儲單元F0至F5以及漏極選擇晶體管DST。源極選擇晶體管SST的源極耦接到源極線SL，漏極選擇晶體管DST漏極耦接到位線BL0至BLk。為了公開起見，盡管選擇了僅僅六個(gè)存儲單元F0至F5作為構(gòu)成單元串ST的存儲單元，但是要理解的是，單元串ST可以具有更加存儲單元。

包括在不同單元串ST內(nèi)的源極選擇晶體管SST的柵極耦接到源極選擇線SSL，存儲單元F0至F5的柵極耦接到字線WL0至WL5，以及漏極選擇晶體管DST的柵極耦接到漏極選擇線DSL。耦接到相同字線的一組存儲單元稱為頁P(yáng)G。

半導(dǎo)體器件的編程操作可以按照從靠近源極選擇晶體管SST的存儲單元F0到靠近漏極選擇晶體管DST的存儲單元F5的順序來執(zhí)行。通常，選定存儲塊的編程操作繼續(xù)直至選定存儲塊的所有頁的編程操作已經(jīng)完成為止。然而，可以有這樣的情形：僅僅在選定存儲塊的某些頁上完成了編程操作。如果編程操作在存儲塊的所有頁上已經(jīng)完成，該存儲塊稱為封閉塊，并且如果存儲塊具有在其上尚未執(zhí)行編程操作的一個(gè)或更多個(gè)頁， 該存儲塊稱為開放塊。

讀取和編程操作包括按頁施加高電壓，并且因此存在在選定頁上執(zhí)行讀取和編程操作的同時(shí)所施加的電壓可以影響未選定頁的閾值電壓的可能性。例如，在讀取操作在包括編程頁和未編程頁的開放塊上執(zhí)行時(shí)，通過電壓被施加到未選定字線，并且這可能由于存儲單元的閾值電壓的差異而影響未選定頁的閾值電壓。在實(shí)施例中，在選定存儲塊的讀取操作期間，第一通過電壓被施加到耦接到編程頁的未選定字線，比第一通過電壓低的第二通過電壓被施加到耦接到未編程頁的未選定字線。

以下詳細(xì)地描述該讀取操作。

圖6至圖9是用于描述根據(jù)本公開的示例性實(shí)施例的讀取操作的示意圖。

參考圖6，假設(shè)選定存儲塊包括第一至第六頁，第一至第三頁包括在編程頁組GR_P內(nèi)，第三至第五頁包括在未編程頁組GR_E內(nèi)。

在第一字線WL0是選定字線時(shí)，如下所述執(zhí)行該讀取操作。

正電壓被施加到位線BL0至BLk以便對位線BL0至BLk預(yù)充電。在所有位線BL0至BLk被預(yù)充電時(shí)，讀取電壓Vread被施加到選定第一字線WL0，第一通過電壓Vpass1被施加到耦接到編程頁組GR_P的第二和第三字線WL1和WL2，以及比第一通過電壓Vpass1低的第二通過電壓Vpass2被施加到耦接到未編程頁組GR_E的第四至第六字線WL3至WL5。源極接通電壓VSSL被施加到源極選擇線SSL，漏極接通電壓VDSL被施加到漏極選擇線DSL。源極接通電壓VSSL和漏極接通電壓VDSL可以設(shè)置為允許源極選擇晶體管SST和漏極選擇晶體管DST接通的電壓。在某一時(shí)間后，位線BL0至BLk的電壓被感測，然后第一頁的讀取操作終止。

參考圖7，在第三字線WL2是選定字線時(shí)，如下所述執(zhí)行該讀取操作。

正電壓被施加到位線BL0至BLk以便對位線BL0至BLk預(yù)充電。在所有位線BL0至BLk被預(yù)充電時(shí)，讀取電壓Vread被施加到選定第三字線WL2，第一通過電壓Vpass1被施加到耦接到編程頁組GR_P的第一和第二字線WL0和WL1，比第一通過電壓Vpass1低的第二通過電壓Vpass2被施加到耦接到未編程頁組GR_E的第四至第六字線WL3至WL5。源極接通電壓VSSL被施加到源極選擇線SSL，漏極接通電壓VDSL被施加到漏極選擇線DSL。在某一時(shí)間后，位線BL0至BLk的電壓被感測，然后第三頁的讀取操作終止。

如上所述，如果該讀取操作在其上已經(jīng)執(zhí)行了編程操作并且是開放塊的存儲塊上執(zhí) 行，則在選定頁的讀取操作期間，第一通過電壓Vpass1被施加到耦接到編程頁組GR_P未選定字線并且比第一通過電壓Vpass1低的第二通過電壓Vpass2被施加到耦接到未編程頁組GR_E的未選定字線。在具有低電平的第二通過電壓Vpass2被施加到耦接到未編程存儲單元的未選定字線時(shí)，未編程存儲單元的溝道電阻增加到編程存儲單元的溝道電阻的水平。因此，包括在選定存儲塊內(nèi)的單元串的溝道電流降低，從而使存儲單元的閾值電壓分布的變化最小化。因此，可以提高半導(dǎo)體器件的讀取操作的可靠性。

盡管在編程頁上執(zhí)行開放塊的讀取操作，但是該讀取操作也可以在未編程頁上執(zhí)行。在這種情況下，可以如圖8和圖9所示執(zhí)行該讀取操作。

參考圖8，在第三字線WL3是選定字線時(shí)，如下所述執(zhí)行該讀取操作。

正電壓被施加到位線BL0至BLk以便對位線BL0至BLk預(yù)充電。在所有位線BL0和BLk被預(yù)充電時(shí)，讀取電壓Vread被施加到選定第四字線WL3，第一通過電壓Vpass1被施加到耦接到編程頁組GR_P的第一至第三字線WL0和WL2，比第一通過電壓Vpass1低的第二通過電壓Vpass2被施加到耦接到未編程頁組GR_E的第五和第六字線WL4和WL5。源極接通電壓VSSL被施加到源極選擇線SSL，漏極接通電壓VDSL被施加到漏極選擇線DSL。在某一時(shí)間后，位線BL0至BLk的電壓被感測，然后第三頁的讀取操作終止。

參考圖9，在第五字線WL5是選定字線時(shí)，如下所述執(zhí)行該讀取操作。

正電壓被施加到位線BL0至BLk以便對位線BL0至BLk預(yù)充電。在所有位線BL0和BLk被預(yù)充電時(shí)，讀取電壓Vread被施加到選定第五字線WL5，第一通過電壓Vpass1被施加到耦接到編程頁組GR_P的第一至第三字線WL0和WL2，比第一通過電壓Vpass1低的第二通過電壓Vpass2被施加到耦接到未編程頁組GR_E的第四和第五字線WL3和WL4。源極接通電壓VSSL被施加到源極選擇線SSL，漏極接通電壓VDSL被施加到漏極選擇線DSL。在某一時(shí)間后，位線BL0至BLk的電壓被感測，然后第二頁的讀取操作終止。

盡管已經(jīng)參考圖6至圖9描述二維半導(dǎo)體器件的讀取操作，但是可以通過上述方法來執(zhí)行包括圖3中示出的存儲塊的三維半導(dǎo)體器件的讀取操作。

此外，在圖6至圖9中，盡管包括在編程頁組GR_P和未編程頁組GR_E內(nèi)的頁順序地彼此靠近，但是編程頁和未編程頁也可以不考慮順序而彼此靠近。

圖10是用于描述根據(jù)本公開的示例性實(shí)施例的包括半導(dǎo)體器件的固態(tài)驅(qū)動器的框圖。

參考圖10，驅(qū)動裝置2000包括主機(jī)2100和固態(tài)盤(SSD)2200。SSD 2200包括SSD控制器2210、緩沖存儲器2220以及半導(dǎo)體器件1000。

SSD控制器2210連接主機(jī)2100和SSD 2200。也就是說，SSD控制器2210根據(jù)主機(jī)2100的總線形式提供SSD 2200和主機(jī)2100之間的接口。SSD控制器2210對從主機(jī)2100提供的命令進(jìn)行解碼。SSD控制器2210根據(jù)解碼的結(jié)果訪問半導(dǎo)體器件1000。主機(jī)2100的總線形式可以包括通用串行總線(USB)、小型計(jì)算機(jī)系統(tǒng)接口(SCSI)、PCI處理、ATA、并行ATA(PATA)、串行ATA(SATA)以及串行連接SCSI(SCSI)。

從主機(jī)2100提供的程序數(shù)據(jù)和從半導(dǎo)體器件1000讀取的數(shù)據(jù)暫時(shí)存儲在緩沖存儲器2220中。在存在于半導(dǎo)體器件1000中的數(shù)據(jù)在從主機(jī)2100產(chǎn)生讀取請求時(shí)被高速緩存時(shí)，緩沖存儲器2200支持向主機(jī)2100直接提供所高速緩存的數(shù)據(jù)的高速緩存功能。通常，通過主機(jī)2100提供的總線形式(例如SATA或者SAS)的數(shù)據(jù)傳輸速度可以比SSD 2200的存儲通道的傳輸速度更大。也就是說，如果在主機(jī)2100的接口處的數(shù)據(jù)傳輸速度比SSD 2200的存儲通道的數(shù)據(jù)傳輸速度更快，則可以使由于通過提供大容量的緩沖存儲器2220而導(dǎo)致的數(shù)據(jù)傳輸速度的差異而產(chǎn)生的性能降低最小化。緩沖存儲器2220可以包括同步DRAM，以便用作具有大容量的輔助存儲裝置的SSD 2200提供足夠的緩沖。

半導(dǎo)體器件1000作為SSD 2200的存儲介質(zhì)被提供。例如，半導(dǎo)體器件1000可以包括例如NAND類型閃速存儲器的具有大數(shù)據(jù)存儲容量的非易失性存儲裝置。

圖11是用于描述根據(jù)本公開的示例性實(shí)施例的包括半導(dǎo)體器件的存儲系統(tǒng)的框圖。

參考圖11，根據(jù)本公開的存儲系統(tǒng)3000可以包括存儲器控制器3100和半導(dǎo)體器件1000。

半導(dǎo)體器件1000可以具有基本上與圖1配置相同的配置，以致半導(dǎo)體器件1000的詳細(xì)描述將被省略。

存儲器控制器3100可以對半導(dǎo)體器件1000執(zhí)行讀取和寫入操作。SRAM 3110可以用作CPU 3120的工作存儲器。主機(jī)接口3130可以包括耦接到存儲系統(tǒng)3000的主機(jī)的數(shù)據(jù)交換協(xié)議。設(shè)置在存儲器控制器3100中的錯(cuò)誤校正電路(ECC)3140可以檢測和校正包括在從半導(dǎo)體器件1000讀取的數(shù)據(jù)內(nèi)的錯(cuò)誤。半導(dǎo)體接口3150可以與半導(dǎo)體器件1000交互。CPU 3120可以為存儲器控制器3100的數(shù)據(jù)交換執(zhí)行控制操作。此外，盡管在圖11中未示出，存儲系統(tǒng)3000還可以包括存儲用于與主機(jī)交互的代碼數(shù)據(jù)的ROM(未示出)。

根據(jù)本公開的實(shí)施例的存儲系統(tǒng)3000可以應(yīng)用于計(jì)算機(jī)、便攜式終端、超可移動PC(UMPC)、工作站、網(wǎng)絡(luò)書計(jì)算機(jī)、PDA、便攜式計(jì)算機(jī)、網(wǎng)絡(luò)平板PC、無線電話、移動電話、智能電話、數(shù)字相機(jī)、數(shù)字音頻記錄器、數(shù)字音頻播放器、數(shù)字圖像記錄器、數(shù)字圖像播放器、數(shù)字視頻記錄器、數(shù)字視頻播放器、能夠在無線環(huán)境中收發(fā)信息的裝置以及配置本地網(wǎng)絡(luò)的各種裝置中的一種。

圖12是用于描述根據(jù)本公開的示例性實(shí)施例的包括半導(dǎo)體器件的計(jì)算機(jī)系統(tǒng)的示意性配置的示意圖。

參考圖12，根據(jù)本公開的實(shí)施例的計(jì)算機(jī)系統(tǒng)4000包括半導(dǎo)體器件1000、電耦接到總線4300的存儲器控制器4100、調(diào)制解調(diào)器4200、微處理器4400以及用戶接口4500。在根據(jù)本公開的實(shí)施例的計(jì)算機(jī)系統(tǒng)4000是移動裝置的情況下，可以進(jìn)一步設(shè)置用于提供計(jì)算機(jī)系統(tǒng)4000的操作電壓的電池4600。盡管在圖中未示出，根據(jù)本公開的計(jì)算機(jī)系統(tǒng)4000可以進(jìn)一步包括應(yīng)用芯片組、相機(jī)圖像處理器(CIS)、以及可移動DRAM等。

半導(dǎo)體器件1000可以具有與圖1配置相同或者基本上相同的配置，以致半導(dǎo)體器件1000的詳細(xì)描述將被省略。

存儲器控制器4100和半導(dǎo)體器件1000可以構(gòu)成SSD。

根據(jù)本公開的實(shí)施例的半導(dǎo)體器件和存儲器控制器可以通過使用各種形式的組件來嵌入。例如，根據(jù)本公開的實(shí)施例的半導(dǎo)體器件和存儲器控制器可以通過使用例如在組件上的組件(PoP)、球狀網(wǎng)格陣列(BGAs)、芯片等級組件(CSPs)、塑性鉛芯片載體(PLCC)、塑性雙列直插式組件(PDIP)、窩伏爾組件中的片、晶片形式的片、單板上的芯片(COB)、雙列直插式陶瓷組件(SSOP)、細(xì)小輪廓(TSOP)、細(xì)嵌塊扁平組件(TQFP)、組件中的系統(tǒng)(SIP)、多芯片組件(MCP)、晶片級制造組件(WFP)以及晶片級處理層疊組件(WSP)的組件來嵌入。

如上所述，在附圖和說明書中已經(jīng)公開了該實(shí)施例。在本文中所使用的特定名詞是為了說明起見，并不限制在權(quán)利要求中所限定的本公開的范圍。因此，本領(lǐng)域技術(shù)人員將理解的是，在不脫離本公開的范圍和精神的情況下可以進(jìn)行各種變型和別的等效示例。因此，本公開的唯一技術(shù)保護(hù)范圍將由所附權(quán)利要求的技術(shù)精神來限定。