本發(fā)明涉及一種靜態(tài)存儲器胞，且特別涉及一種可消除寫入干擾的靜態(tài)存儲器胞。

背景技術(shù)：

隨著半導(dǎo)體的技術(shù)的進(jìn)步，消費性電子產(chǎn)品成為人們生活中必備的工具。其中，在電子產(chǎn)品中，存儲器裝置扮演重要的角色，例如靜態(tài)隨機存取存儲器。

在半導(dǎo)體工藝技術(shù)日益精進(jìn)的今天，隨著工藝的最小尺寸逐漸縮小，靜態(tài)隨機存取存儲器的寫入邊界(writemargin)以及最小操作電壓的限制越來越嚴(yán)格，因此，在進(jìn)列靜態(tài)隨機存取存儲器中靜態(tài)存儲器胞的數(shù)據(jù)寫入或讀取的存取動作時，其中半選中的靜態(tài)存儲器胞可能產(chǎn)生讀、寫干擾現(xiàn)象而導(dǎo)致漏電的情況，并可能產(chǎn)生數(shù)據(jù)漏失的情形。所以要設(shè)計一個可穩(wěn)定存取的靜態(tài)存儲器胞，成為本領(lǐng)域技術(shù)者重要的課題。

技術(shù)實現(xiàn)要素：

本發(fā)明提供一種靜態(tài)存儲器裝置及其靜態(tài)存儲器胞，可有效解決讀寫時所產(chǎn)生的讀寫干擾錯誤的現(xiàn)象。

本發(fā)明的靜態(tài)存儲器胞，包括數(shù)據(jù)鎖存電路、數(shù)據(jù)寫入電路以及數(shù)據(jù)讀出電路。數(shù)據(jù)鎖存電路包括第一及一第二三態(tài)輸出反相電路，第一三態(tài)輸出反相電路的輸入端耦接至第二三態(tài)輸出反相電路的輸出端，第一三態(tài)輸出反相電路的輸出端耦接至第二三態(tài)輸出反相電路的輸入端。數(shù)據(jù)寫入電路耦接至數(shù)據(jù)鎖存電路，在數(shù)據(jù)寫入時間周期中提供第一參考電壓以作為第一及第二三態(tài)輸出反相電路的其中之一的選中三態(tài)輸出反相電路的電源接收端，并提供第二參考電壓至選中三態(tài)輸出反相電路的輸入端。數(shù)據(jù)讀出電路耦接至第二三態(tài)輸出反相電路的輸出端，在數(shù)據(jù)讀出時間周期中依據(jù)第二三態(tài)輸出反相電路的輸出端上的電壓以及第二參考電壓以產(chǎn)生讀出數(shù)據(jù)。

本發(fā)明的靜態(tài)存儲器裝置包括多條第一寫入位線、多條第二寫入位線、多條寫入字線以及多個靜態(tài)存儲器胞。多條第一寫入位線分別傳送多個第一寫入位信號，多條第二寫入位線分別傳送多個第二寫入位信號，多條寫入字線分別傳送多個寫入字線信號。靜態(tài)存儲器胞排列成存儲器胞陣列，存儲器胞陣列具有多條靜態(tài)存儲器胞列以及多條靜態(tài)存儲器胞行，第一寫入位線以及第二寫入位線分別對應(yīng)靜態(tài)存儲器胞列進(jìn)行配置，寫入字線分別對應(yīng)靜態(tài)存儲器胞行進(jìn)行配置。各靜態(tài)存儲器胞包括數(shù)據(jù)鎖存電路、數(shù)據(jù)寫入電路以及數(shù)據(jù)讀出電路。數(shù)據(jù)鎖存電路包括第一及第二三態(tài)輸出反相電路，第一三態(tài)輸出反相電路的輸入端耦接至第二三態(tài)輸出反相電路的輸出端，第一三態(tài)輸出反相電路的輸出端耦接至第二三態(tài)輸出反相電路的輸入端。數(shù)據(jù)寫入電路耦接至數(shù)據(jù)鎖存電路，耦接對應(yīng)的第一及第二寫入位線以及寫入字線，在數(shù)據(jù)寫入時間周期中提供第一參考電壓以作為第一及第二三態(tài)輸出反相電路的其中之一的選中三態(tài)輸出反相電路的電源接收端，并提供第二參考電壓至選中三態(tài)輸出反相電路的輸入端。數(shù)據(jù)讀出電路耦接至第二三態(tài)輸出反相電路的輸出端，在數(shù)據(jù)讀出時間周期中依據(jù)第二三態(tài)輸出反相電路的輸出端上的電壓以及第二參考電壓以產(chǎn)生讀出數(shù)據(jù)。

基于上述，本發(fā)明利用數(shù)據(jù)寫入電路在數(shù)據(jù)寫入時間周期中提供第一參考電壓來做為數(shù)據(jù)鎖存電路中的兩個三態(tài)輸出反相電路的其中之一的選中三態(tài)輸出反相電路的操作電源，并切斷兩個三態(tài)輸出反相電路的其中的另一的操作電源的接收路徑，另外，數(shù)據(jù)寫入電路并提供第二參考電壓至選中三態(tài)輸出反相電路的輸入端來完成寫入數(shù)據(jù)的寫入動作。依據(jù)上述，當(dāng)寫入數(shù)據(jù)被寫入數(shù)據(jù)鎖存電路時，可能抵抗寫入數(shù)據(jù)寫入動作的非選中三態(tài)輸出反相電路被禁能，如此一來，寫入數(shù)據(jù)的寫入動作可以有效的被完成，寫入干擾現(xiàn)象可有效的被消除。

為讓本發(fā)明的上述特征和優(yōu)點能更明顯易懂，下文特舉實施例，并配合附圖作詳細(xì)說明如下。

附圖說明

圖1繪示本發(fā)明一實施例的靜態(tài)存儲器胞的電路圖。

圖2繪示本發(fā)明另一實施例的靜態(tài)存儲器胞(staticmemorycell)的電路圖。

圖3繪示本發(fā)明一實施例的靜態(tài)存儲器裝置(staticmemoryapparatus)的示意圖。

圖4繪示的本發(fā)明實施例的半選中靜態(tài)存儲器胞的動作示意圖。

【符號說明】

100、200、301～304：靜態(tài)存儲器胞

300：靜態(tài)存儲器裝置

110、210：數(shù)據(jù)鎖存電路

112、220：數(shù)據(jù)寫入電路

113、230：數(shù)據(jù)讀出電路

112-1、112-2、220-1、220-2：電路

m1、m2、m3、m4、mw1、mw2、m21～m23、m31、m32、m211、m221、m231、mw111、mw121、m311、m321：晶體管

tiv1、tiv21：第一三態(tài)反相電路

tiv2、tiv22：第二三態(tài)反相電路

it1、it2：輸入端

ot1、ot2：輸出端

vt1、vt2：電源接收端

sw1、sw2：數(shù)據(jù)寫入開關(guān)

w1bl、w0bl：寫入位信號

w1bl1、w0bl1、w1bl2、w0bl2：寫入位線

vcc：電源電壓(即第一參考電壓)

gnd：接地電壓(即第二參考電壓)

wwl：寫入字線信號

wwl1、wwl2：寫入字線

rwl、rwl1、rwl2：讀取字線信號

rbl、rbl1、rbl2：讀取位線

具體實施方式

請參見圖1，圖1繪示本發(fā)明一實施例的靜態(tài)存儲器胞(staticmemorycell)的電路圖。靜態(tài)存儲器胞100包括數(shù)據(jù)鎖存電路110、數(shù)據(jù)寫入電路112以及數(shù)據(jù)讀出電路113。數(shù)據(jù)寫入電路112由電路112-1及112-2所構(gòu)成。數(shù)據(jù)鎖 存電路110包括由晶體管m1及m2所構(gòu)成的第一三態(tài)輸出反相電路tiv1以及由晶體管m3及m4所構(gòu)成的第二三態(tài)輸出反相電路tiv2。第一三態(tài)輸出反相電路tiv1的輸入端it1耦接至第二三態(tài)輸出反相電路tiv2的輸出端ot2，第一三態(tài)輸出反相電路tiv1的輸出端ot1耦接至第二三態(tài)輸出反相電路tiv2的輸入端it2，其中，第一三態(tài)輸出反相電路tiv1具有電源接收端vt1，第二三態(tài)輸出反相電路tiv2則具有電源接收端vt2。此外，數(shù)據(jù)鎖存電路110還包括由晶體管mw1構(gòu)成的數(shù)據(jù)寫入開關(guān)sw1以及由晶體管mw2構(gòu)成的數(shù)據(jù)寫入開關(guān)sw2。數(shù)據(jù)寫入開關(guān)sw1耦接在第二三態(tài)輸出反相電路tiv2的輸入端it2以及電路112-2間，并依據(jù)第一寫入位信號w0bl以導(dǎo)通或斷開。此外，數(shù)據(jù)寫入開關(guān)sw2耦接在第一三態(tài)輸出反相電路tiv1的輸入端it1以及電路112-2間，并依據(jù)第二寫入位信號w1bl以導(dǎo)通或斷開

數(shù)據(jù)寫入電路112中，電路112-1中包括由晶體管m21、m22以及m23所分別構(gòu)成的第一、第二及第三開關(guān)。其中，晶體管m21的第一端接收參考電壓vcc，晶體管m21的第二端耦接至第一三態(tài)輸出反相電路tiv1的電源接收端vt1，晶體管m21的控制端則接收第一寫入位信號w0bl，晶體管m21并依據(jù)第一寫入位信號w0bl以導(dǎo)通或斷開。晶體管m22的第一端同樣接收參考電壓vcc，晶體管m22的第二端耦接至第二三態(tài)輸出反相電路tiv2的電源接收端vt2，晶體管m22的控制端則接收第二寫入位信號w1bl，晶體管m22并依據(jù)第一寫入位信號w1bl以導(dǎo)通或斷開。值得一提的，在本實施例中，在數(shù)據(jù)寫入時間周期中第一及第二寫入位信號w0bl以及w1bl是互補的。也就是說，當(dāng)靜態(tài)存儲器胞100進(jìn)行數(shù)據(jù)寫入動作時，晶體管m21及m22其中之一被導(dǎo)通，其中的另一被斷開。并且，在此同時，數(shù)據(jù)寫入開關(guān)sw2及sw1的其中之一被導(dǎo)通，其中的另一被斷開。

晶體管m23所形成的開關(guān)，其一端耦接至電源接收端vt1，其另一端耦接至電源接收端vt2，且其控制端接收寫入字線信號wwl以導(dǎo)通或斷開。其中，值得一提的，在當(dāng)靜態(tài)存儲器胞100處于數(shù)據(jù)寫入時間周期時，晶體管m23依據(jù)寫入字線信號wwl而被斷開，相對的，在靜態(tài)存儲器胞100處于非數(shù)據(jù)寫入時間周期時，晶體管m23依據(jù)寫入字線信號wwl而被導(dǎo)通。

在另一方面，在電路112-2中則包括由晶體管m24所建構(gòu)的開關(guān)。晶體管m24的一端耦接至數(shù)據(jù)寫入電路開關(guān)sw1以及數(shù)據(jù)寫入電路開關(guān)sw2， 晶體管m24的另一端則接收參考電壓gnd，并且，晶體管m24的控制端接收寫入字線信號wwl，并依據(jù)寫入字線信號wwl以被導(dǎo)通或斷開。值得一提的是，晶體管m24的導(dǎo)通或斷開狀態(tài)與晶體管m23的導(dǎo)通或斷開狀態(tài)是互補的。

數(shù)據(jù)讀出電路113則包括由晶體管m31及m32所形成的開關(guān)來建構(gòu)。其中，晶體管m31的第一端接收參考電壓gnd，晶體管m31的第二端耦接至晶體管m32的第一端，晶體管m31依據(jù)第二三態(tài)輸出反相電路tiv2的輸出端ot2上的電壓以導(dǎo)通或斷開。此外，晶體管m32另耦接至讀取位線rbl，并依據(jù)讀取字線信號rwl以導(dǎo)通或斷開。在當(dāng)晶體管m32依據(jù)讀取字線信號rwl以導(dǎo)通時，晶體管m31以及m32可依據(jù)第二三態(tài)輸出反相電路tiv2的輸出端ot2上的電壓以提供讀出數(shù)據(jù)至讀取位線rbl。

關(guān)于靜態(tài)存儲器胞100的動作細(xì)節(jié)，當(dāng)靜態(tài)存儲器胞100處于待機狀態(tài)時，數(shù)據(jù)讀取開關(guān)sw1及sw2分別依據(jù)第一、二寫入位信號w0bl、w1bl而被斷開(此時第一、二寫入位信號w0bl、w1bl保持在相同的接地電壓值)，并且，晶體管m21、m22分別依據(jù)第一、二寫入位信號w0bl、w1bl而被導(dǎo)通，晶體管m23依據(jù)寫入字線信號wwl而被導(dǎo)通，晶體管m24則依據(jù)寫入字線信號wwl而被斷開。在此時，第一、第二三態(tài)輸出反相電路tiv1、tiv2的電源接收端vt1及vt2通過導(dǎo)通的晶體管m21及m22接收到參考電壓vcc以做為操作電源，并維持第一、第二三態(tài)輸出反相電路tiv1、tiv2中的數(shù)據(jù)的鎖存狀態(tài)。此外，此時的讀取字線信號rwl使晶體管m32斷開，數(shù)據(jù)讀出電路113并不產(chǎn)生讀出數(shù)據(jù)至讀取位線rbl。

另外，當(dāng)靜態(tài)存儲器胞100處于數(shù)據(jù)讀出時間周期時，讀取位線rbl可先被預(yù)充電至等于參考電壓vcc，且數(shù)據(jù)寫入開關(guān)sw1及sw2以及晶體管m24維持在被斷開的狀態(tài)，晶體管m21、m22及m23則維持在被導(dǎo)通的狀態(tài)。另外，此時的讀取字線信號rwl使晶體管m32被導(dǎo)通，若當(dāng)晶體管m31依據(jù)第二三態(tài)輸出反相電路tiv2的輸出端ot2上的電壓而導(dǎo)通時，參考電壓gnd可通過被導(dǎo)通的晶體管m31及m32被提供至讀取位線rbl以作為讀出數(shù)據(jù)。相對的，若當(dāng)晶體管m31依據(jù)第二三態(tài)輸出反相電路tiv2的輸出端ot2上的電壓而被斷開時，讀取位線rbl上維持等于參考電壓vcc的電壓則可被提供以作為讀出數(shù)據(jù)。

接著，在數(shù)據(jù)寫入時間周期中，第一、二寫入位信號w0bl及w1bl的 電壓電平可依據(jù)寫入數(shù)據(jù)來決定，且第一、二寫入位信號w0bl及w1bl彼此互補。舉例來說明，當(dāng)寫入數(shù)據(jù)為邏輯“1”時，第一、二寫入位信號w0bl及w1bl可以分別為邏輯“0”以及“1”，當(dāng)寫入數(shù)據(jù)為邏輯“0”時，第一、二寫入位信號w0bl及w1bl可以分別為邏輯“1”以及“0”。

承上述，當(dāng)?shù)谝?、二寫入位信號w0bl及w1bl分別為邏輯“1”以及“0”時，晶體管m21以及數(shù)據(jù)寫入開關(guān)sw2被斷開，晶體管m22以及數(shù)據(jù)寫入開關(guān)sw1則被導(dǎo)通。并且，在此同時，寫入字線信號wwl使晶體管m23被斷開，且晶體管m24被導(dǎo)通。此時，參考電壓gnd通過導(dǎo)通m24及數(shù)據(jù)寫入開關(guān)sw1被傳送至第二三態(tài)輸出反相電路tiv2的輸入端it2，并在第二三態(tài)輸出反相電路tiv2可通過晶體管m22接收參考電壓vcc且第一三態(tài)輸出反相電路tiv1沒有接收作為操作電源的參考電壓vcc的情況下，等于寫入數(shù)據(jù)的參考電壓gnd(等于邏輯“0”)可以被順利的寫入數(shù)據(jù)鎖存器110中的第二三態(tài)輸出反相電路tiv2。從而實現(xiàn)寫入數(shù)據(jù)“0”的寫入動作。

在另一方面，當(dāng)?shù)谝?、二寫入位信號w0bl及w1bl分別為邏輯“0”以及“1”時，晶體管m22以及數(shù)據(jù)寫入開關(guān)sw1被斷開，晶體管m21以及數(shù)據(jù)寫入開關(guān)sw2則被導(dǎo)通。并且，在此同時，寫入字線信號wwl使晶體管m23被斷開，且晶體管m24被導(dǎo)通。此時，參考電壓gnd通過導(dǎo)通m24及數(shù)據(jù)寫入開關(guān)sw2被傳送至第一三態(tài)輸出反相電路tiv1的輸入端it1，并在第一三態(tài)輸出反相電路tiv1可通過晶體管m21接收參考電壓vcc且第二三態(tài)輸出反相電路tiv2沒有接收作為操作電源的參考電壓vcc的情況下，等于寫入數(shù)據(jù)的參考電壓gnd(等于邏輯“0”)可以被順利的寫入數(shù)據(jù)鎖存器110中的第一三態(tài)輸出反相電路tiv1。從而實現(xiàn)寫入數(shù)據(jù)“1”的寫入動作。

由上述的說明可以得知，本發(fā)明實施例通過將參考電壓gnd通過數(shù)據(jù)寫入開關(guān)sw1或sw2寫入第二三態(tài)輸出反相電路tiv2或第一三態(tài)輸出反相電路tiv1，并藉以完成寫入數(shù)據(jù)“0”或“1”的寫入動作。并且，在當(dāng)寫入數(shù)據(jù)被寫入第一三態(tài)輸出反相電路tiv1及第二三態(tài)輸出反相電路tiv2的其中之一時，數(shù)據(jù)寫入電路112可切斷第一三態(tài)輸出反相電路tiv1及第二三態(tài)輸出反相電路tiv2的其中的另一接收的操作電源的路徑，如此，數(shù)據(jù)寫入動作將可以順利的被完成，并有效提升寫入邊界。

附帶一提的，在本實施例中，晶體管m1、m3、m21、m22、m23為p型晶體管，晶體管m2、m4、mw1、mw2、m24、m32以及m31可為n型 晶體管。參考電壓gnd可為接地電壓，而參考電壓vcc則可為操作電源。

以下請參照圖2，圖2繪示本發(fā)明另一實施例的靜態(tài)存儲器胞的電路圖。圖2中的靜態(tài)存儲器胞200為圖1的靜態(tài)存儲器胞100的互補實施形態(tài)。其中，靜態(tài)存儲器胞200包括數(shù)據(jù)鎖存電路210、數(shù)據(jù)寫入電路220以及數(shù)據(jù)讀出電路230。數(shù)據(jù)寫入電路220由電路220-1及220-2所構(gòu)成。在本實施例中，電路220-1耦接至等于接地電壓的參考電壓gnd與數(shù)據(jù)鎖存電路210間，并用以提供參考電壓gnd給數(shù)據(jù)鎖存電路210中的第一、第二三態(tài)輸出反相電路tiv21、tiv22的至少其中之一。其中，第一三態(tài)輸出反相電路tiv21由晶體管m1、m2所構(gòu)成，第二三態(tài)輸出反相電路tiv22由晶體管m3、m4所構(gòu)成。電路220-1中作為開關(guān)的晶體管m211、m221以及m231可均為n型晶體管，且在本實施例中，晶體管m1、m3為n型晶體管，晶體管m2、m4為p型晶體管。

在另一方面，電路220-2包括由晶體管m241所形成的開關(guān)。晶體管m241接收參考電壓vcc并用來提供參考電壓vcc至作為數(shù)據(jù)寫入開關(guān)的晶體管mw111以及mw121。

關(guān)于數(shù)據(jù)讀出電路230則包括由晶體管m311及m321所形成的開關(guān)來建構(gòu)。其中，晶體管m311及m321為p型晶體管。晶體管m311的第一端接收參考電壓vcc，晶體管m311的第二端耦接至晶體管m321的第一端，晶體管m311依據(jù)第二三態(tài)輸出反相電路tiv22的輸出端ot2上的電壓以導(dǎo)通或斷開。此外，晶體管m321另耦接至讀取位線rbl，并依據(jù)讀取字線信號rwl以導(dǎo)通或斷開。在當(dāng)晶體管m321依據(jù)讀取字線信號rwl以導(dǎo)通時，晶體管m311以及m321可依據(jù)第二三態(tài)輸出反相電路tiv22的輸出端ot2上的電壓以提供讀出數(shù)據(jù)至讀取位線rbl。

關(guān)于本實施例的靜態(tài)存儲器胞200的動作方面，當(dāng)靜態(tài)存儲器胞200處于待機狀態(tài)時，數(shù)據(jù)讀取開關(guān)sw1及sw2分別依據(jù)第一、二寫入位信號w1bl、w0bl而被斷開(此時第一、二寫入位信號w1bl、w0bl保持在相同的電源電壓)。并且，晶體管m211、m221分別依據(jù)第一、二寫入位信號w1bl、w0bl而被導(dǎo)通，晶體管m231依據(jù)寫入字線信號wwl而被導(dǎo)通，晶體管m241則依據(jù)寫入字線信號wwl而被斷開。在此時，第一、第二三態(tài)輸出反相電路tiv21、tiv22的通過導(dǎo)通的晶體管m211及m221耦接到參考電壓gnd(接地電壓)，并維持第一、第二三態(tài)輸出反相電路tiv21、tiv22 中的數(shù)據(jù)的鎖存狀態(tài)。此外，此時的讀取字線信號rwl使晶體管m321斷開，數(shù)據(jù)讀出電路230并不產(chǎn)生讀出數(shù)據(jù)至讀取位線rbl。

另外，當(dāng)靜態(tài)存儲器胞200處于數(shù)據(jù)讀出時間周期時，讀取位線rbl可先被預(yù)充電至等于參考電壓gnd，且數(shù)據(jù)寫入開關(guān)sw1及sw2以及晶體管m241維持在被斷開的狀態(tài)，晶體管m211、m221及m231則維持在被導(dǎo)通的狀態(tài)。另外，此時的讀取字線信號rwl使晶體管m321被導(dǎo)通，若當(dāng)晶體管m311依據(jù)第二三態(tài)輸出反相電路tiv22的輸出端ot2上的電壓而導(dǎo)通時，參考電壓vcc可通過被導(dǎo)通的晶體管m311及m321被提供至讀取位線rbl以作為讀出數(shù)據(jù)。相對的，若當(dāng)晶體管m311依據(jù)第二三態(tài)輸出反相電路tiv22的輸出端ot2上的電壓而被斷開時，讀取位線rbl上維持等于參考電壓gnd的電壓則可被提供以作為讀出數(shù)據(jù)。

接著，在數(shù)據(jù)寫入時間周期中，第一、二寫入位信號w1bl及w0bl的電壓電平可依據(jù)寫入數(shù)據(jù)來決定，且第一、二寫入位信號w1bl及w0bl彼此互補。舉例來說明，當(dāng)寫入數(shù)據(jù)為邏輯“1”時，第一、二寫入位信號w1bl及w0bl可以分別為邏輯“0”以及“1”，當(dāng)寫入數(shù)據(jù)為邏輯“0”時，第一、二寫入位信號w1bl及w0bl可以分別為邏輯“1”以及“0”。

承上述，當(dāng)?shù)谝?、二寫入位信號w1bl及w0bl分別為邏輯“1”以及“0”時，晶體管m211以及數(shù)據(jù)寫入開關(guān)sw2被導(dǎo)通，晶體管m221以及數(shù)據(jù)寫入開關(guān)sw1則被斷開。并且，在此同時，寫入字線信號wwl使晶體管m231被斷開，且晶體管m241被導(dǎo)通。此時，參考電壓vcc通過導(dǎo)通m241及數(shù)據(jù)寫入開關(guān)sw2被傳送至第一三態(tài)輸出反相電路tiv21的輸入端it1，并在第一三態(tài)輸出反相電路tiv21可通過晶體管m211接收參考電壓gnd的情況且第二三態(tài)輸出反相電路tiv22沒有接收作為接地電源的參考電壓gnd的條件下，等于寫入數(shù)據(jù)的參考電壓vcc(等于邏輯“1”)可以被順利的寫入數(shù)據(jù)鎖存器210中的第一三態(tài)輸出反相電路tiv21。從而實現(xiàn)寫入數(shù)據(jù)“0”的寫入動作。

在另一方面，當(dāng)?shù)谝弧⒍懭胛恍盘杦1bl及w0bl分別為邏輯“0”以及“1”時，晶體管m221以及數(shù)據(jù)寫入開關(guān)sw1被導(dǎo)通，晶體管m211以及數(shù)據(jù)寫入開關(guān)sw2則被斷開。并且，在此同時，寫入字線信號wwl使晶體管m231被斷開，且晶體管m241被導(dǎo)通。此時，參考電壓vcc通過導(dǎo)通m241及數(shù)據(jù)寫入開關(guān)sw1被傳送至第二三態(tài)輸出反相電路tiv22的輸入端it2， 并在第一三態(tài)輸出反相電路tiv21可通過晶體管m211接收參考電壓gnd且第二三態(tài)輸出反相電路tiv22沒有接收作為接地電源的參考電壓gnd的情況下，等于寫入數(shù)據(jù)的參考電壓vcc(等于邏輯“1”)可以被順利的寫入數(shù)據(jù)鎖存器210中的第二三態(tài)輸出反相電路tiv22。從而實現(xiàn)寫入數(shù)據(jù)“1”的寫入動作。

以下請參照圖3，圖3繪示本發(fā)明一實施例的靜態(tài)存儲器裝置的示意圖。靜態(tài)存儲器裝置300包括多條第一寫入位線w0bl1、w0bl2、多條第二寫入位線w1bl1、w1bl2、多條寫入字線wwl1、wwl2以及多個靜態(tài)存儲器胞301～304。靜態(tài)存儲器胞301～304可以如本發(fā)明實施例的靜態(tài)存儲器胞100或200。

在本實施例中，靜態(tài)存儲器胞301～304排列成一個存儲器胞陣列。靜態(tài)存儲器胞301、302形成靜態(tài)存儲器胞行，靜態(tài)存儲器胞303、304形成另一靜態(tài)存儲器胞行，靜態(tài)存儲器胞301、303可形成一靜態(tài)存儲器胞列，靜態(tài)存儲器胞302、304則可形成另一靜態(tài)存儲器胞列。

同一靜態(tài)存儲器胞行的靜態(tài)存儲器胞301、302接收相同的讀取字線信號rwl1，同一靜態(tài)存儲器胞行的靜態(tài)存儲器胞303、304接收相同的讀取字線信號rwl2，此外，同一靜態(tài)存儲器胞列的靜態(tài)存儲器胞301、303連接相同的讀取位線rbl1，而同一靜態(tài)存儲器胞列的靜態(tài)存儲器胞302、304連接相同的讀取位線rbl2。

在本實施例中，第一寫入位線w0bl1、w0bl2以及第二寫入位線w1bl1、w1bl2分別沿各靜態(tài)存儲器胞列的延伸方向進(jìn)行配置，而寫入字線wwl1、wwl2則沿著各靜態(tài)存儲器胞行的延伸方向進(jìn)行配置。其中，第一寫入位線w0bl1以及第二寫入位線w1bl1耦接至靜態(tài)存儲器胞301、303，第一寫入位線w0bl2以及第二寫入位線w1bl2耦接至靜態(tài)存儲器胞302、304，寫入字線wwl1耦接至靜態(tài)存儲器胞301及302，寫入字線wwl2則耦接至靜態(tài)存儲器胞303及304。

在當(dāng)針對靜態(tài)存儲器胞301～304的其中之一進(jìn)行數(shù)據(jù)寫入動作時，例如要針對靜態(tài)存儲器胞302執(zhí)行數(shù)據(jù)寫入(例如寫入數(shù)據(jù)“0”)動作時，可使第一、第二寫入位線w0bl1、w1bl1上的第一、第二寫入位線信號皆為邏輯“0”，使第一、第二寫入位線w0bl2、w1bl2上的第一、第二寫入位線信號分別為邏輯“1”及“0”，并使寫入字線wwl1、wwl2上的寫入字線分別為 邏輯“1”及“0”。如此一來，處于半選中狀態(tài)的靜態(tài)存儲器胞301雖然寫入字線wwl1＝"1”，但是因為第一、第二寫入位線w0bl、w1bl2等于邏輯“0”使其寫入數(shù)據(jù)開關(guān)關(guān)閉并提供電源的開關(guān)維持開啟，因此數(shù)據(jù)可以維持不變。另外，靜態(tài)存儲器胞303此時處于待機狀態(tài)，而靜態(tài)存儲器胞302會被選中以執(zhí)行數(shù)據(jù)寫入動作。

值得注意的，在上述的范例中，靜態(tài)存儲器胞304會處于半選中的狀態(tài)。在此請參照圖4繪示的本發(fā)明實施例的半選中靜態(tài)存儲器胞的動作示意圖。在圖4中，靜態(tài)存儲器胞304的晶體管m41會依據(jù)第一寫入位線w0bl2上的第一寫入位線信號而被斷開，而晶體管m42及m43則分別依據(jù)第二寫入位線w1bl2上的第二寫入位線信號以及寫入字線wwl2上的寫入字線信號而被導(dǎo)通。如此一來，做為操作電源的參考電壓vcc可以通過被導(dǎo)通的晶體管m42及m43被傳送至第一及第二三態(tài)輸出反相電路中，也就是說，靜態(tài)存儲器胞304中的數(shù)據(jù)鎖存電路可以正常運作以維持其鎖存住的數(shù)據(jù)。另外，晶體管m44則會依據(jù)寫入字線wwl2上的寫入字線信號而被斷開，且晶體管mw24也會依據(jù)第二寫入位線w1bl2上的第二寫入位線信號被斷開，因此，參考電壓gnd提供以寫入至數(shù)據(jù)鎖存電路的路徑被切斷，寫入數(shù)據(jù)不會產(chǎn)生誤寫入靜態(tài)存儲器胞304的狀態(tài)。

綜上所述，本發(fā)明在數(shù)據(jù)寫入時間周期通過數(shù)據(jù)寫入電路來選擇供應(yīng)參考電壓至數(shù)據(jù)鎖存電路中的其中一個三態(tài)輸出反相電路，且切斷另一個三態(tài)輸出反相電路接收操作電源的路徑。如此一來，所進(jìn)行的寫入數(shù)據(jù)的寫入動作不會受到干擾而可以輕易的被達(dá)成。并且，通過數(shù)據(jù)寫入電路的動作，未被選中及半選中的靜態(tài)存儲器胞所存儲的數(shù)據(jù)也不會因為外部信號線所提供的信號干擾而產(chǎn)生不正常的變化，維持靜態(tài)存儲器胞的數(shù)據(jù)正確性。

雖然本發(fā)明已以實施例公開如上，然其并非用以限定本發(fā)明，本領(lǐng)域技術(shù)人員在不脫離本發(fā)明的精神和范圍內(nèi)，當(dāng)可作些許的更動與潤飾，故本發(fā)明的保護(hù)范圍當(dāng)視所附權(quán)利要求書界定范圍為準(zhǔn)。