本發(fā)明涉及一種存儲(chǔ)器數(shù)組感測(cè)放大器(arraysenseamplifier)，尤其是涉及其中的數(shù)組連接(arrayinterconnection)以及存儲(chǔ)器數(shù)組結(jié)構(gòu)，所述存儲(chǔ)器數(shù)組感測(cè)放大器于多個(gè)數(shù)組區(qū)段(arraysection)之間設(shè)置有間隔單元(mini-gap)，所述間隔單元是使用作為本地(local)傳感器，以于一數(shù)字線(digitline)進(jìn)行偵測(cè)并且傳遞電荷，并且將電荷傳給一主要感測(cè)放大器或組件。

背景技術(shù)：

感測(cè)放大器是集成電路(integratedcircuits，ic)中不可或缺的組件，標(biāo)準(zhǔn)的存儲(chǔ)器數(shù)組結(jié)構(gòu)包括多個(gè)互相連接的字線以及數(shù)字線。儲(chǔ)存裝置(諸如電容器)是用來(lái)將電荷寫(xiě)入存儲(chǔ)器數(shù)組的存儲(chǔ)器組件中，而存取裝置(諸如晶體管)是用來(lái)進(jìn)行寫(xiě)入操作以將電荷存入電容器中，并且進(jìn)行讀取操作以讀取電容器中的電荷。

為了對(duì)一存儲(chǔ)器組件寫(xiě)入數(shù)據(jù)，會(huì)先通過(guò)一存取裝置來(lái)啟動(dòng)位于所述存儲(chǔ)器組件所在位置的一字線以及數(shù)字線，以對(duì)所述存儲(chǔ)器組件進(jìn)行隔離。存取裝置會(huì)開(kāi)啟足夠的時(shí)間以將特定準(zhǔn)位的電荷(例如代表邏輯0或1的電荷)寫(xiě)入儲(chǔ)存裝置。之后，為了讀取儲(chǔ)存裝置內(nèi)的數(shù)據(jù)，存取裝置將被再度啟動(dòng)，使得儲(chǔ)存裝置的電荷能夠傳送至數(shù)字線。由于數(shù)字線具有高電容值，儲(chǔ)存裝置內(nèi)的電荷將導(dǎo)致數(shù)字線中的電壓只會(huì)有微幅的增加。接著，一感測(cè)放大器會(huì)用來(lái)感測(cè)兩條數(shù)字線之間的電位差，并且通過(guò)將其中一條數(shù)字線的電壓拉高至vcc以及將另外一條數(shù)字線的電壓拉低至接地端電壓的方式來(lái)提供增大的輸出。

如上所述，存儲(chǔ)器數(shù)組需要一給定的區(qū)域以使感測(cè)放大器操作在規(guī)范的噪聲以及感測(cè)容許值內(nèi)。本發(fā)明的目的在于公開(kāi)一存儲(chǔ)器數(shù)組結(jié)構(gòu)，以于降低數(shù)字線對(duì)數(shù)字線噪聲(digit-line-to-digit-linenoise)的同時(shí)提供精確的感測(cè)，并且降低感測(cè)放大器的整體面積。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明的一實(shí)施例公開(kāi)了一種存儲(chǔ)器數(shù)組結(jié)構(gòu)，包括有多個(gè)數(shù)組區(qū)段(arraysection)、多個(gè)間隔單元(mini-gap)以及至少一第一主要感測(cè)放大器。所述數(shù)組區(qū)段中每一數(shù)組區(qū)段包括多個(gè)存儲(chǔ)器組件，且所述間隔單元中每一間隔單元是設(shè)置于所述數(shù)組區(qū)段中的兩個(gè)數(shù)組區(qū)段之間且包括有一本地寫(xiě)入裝置、一本地傳感器以及一控制邏輯。所述本地寫(xiě)入裝置是用于根據(jù)接收到的一寫(xiě)入啟用信號(hào)以及一寫(xiě)入數(shù)據(jù)信號(hào)來(lái)提供一數(shù)據(jù)信號(hào)，其中所述數(shù)據(jù)信號(hào)用于對(duì)所述數(shù)組區(qū)段中的一數(shù)組區(qū)段的一特定存儲(chǔ)器組件進(jìn)行寫(xiě)入操作；所述本地傳感器是用于于接收到一啟動(dòng)命令以及一讀取啟用信號(hào)時(shí)輸出一數(shù)據(jù)信號(hào)；所述控制邏輯是用于提供所述寫(xiě)入啟用信號(hào)以及所述讀取啟用信號(hào)；所述至少一第一主要感測(cè)放大器是用于提供所述寫(xiě)入數(shù)據(jù)信號(hào)至所述本地寫(xiě)入裝置、自所述本地傳感器接收所述數(shù)據(jù)信號(hào)，以及對(duì)接收到的所述數(shù)據(jù)信號(hào)進(jìn)行放大，以提供一讀取數(shù)據(jù)信號(hào)至連接至一外部存儲(chǔ)器的輸出數(shù)據(jù)路徑。

每一數(shù)組區(qū)段包括至少兩條數(shù)字線，以及與所述至少兩條數(shù)字線相交的多條字線。通過(guò)利用形成于所述相交的字線以及數(shù)字線的頂部的連接層，可減少用于連接所述間隔單元架構(gòu)的布局(layout)區(qū)域。所述存儲(chǔ)器數(shù)組結(jié)構(gòu)還包括一第二主要感測(cè)放大器，所述第二主要感測(cè)放大器連接至所述第一主要感測(cè)放大器所連接的相同數(shù)字線。所述多任務(wù)器于所述至少兩條數(shù)字線之間進(jìn)行選取，使得所述第一主要感測(cè)放大器以及所述第二主要感測(cè)放大器各自耦接至所述兩條數(shù)字線中不同的數(shù)字線。上述多任務(wù)連接方式使得所述第一主要感測(cè)放大器、第二主要感測(cè)放大器以及所述儲(chǔ)存單元之間的數(shù)字在線的一部分形成并聯(lián)的電阻路徑。

附圖說(shuō)明

圖1a是根據(jù)本發(fā)明一實(shí)施例的采用多個(gè)間隔單元的存儲(chǔ)器數(shù)組組件布局(layout)的示意圖。

圖1b是圖1a中的存儲(chǔ)器數(shù)組的區(qū)塊連接的示意圖(側(cè)視圖)。

圖2是圖1b的間隔單元的一實(shí)施例的示意圖。

圖3是相關(guān)技術(shù)中根據(jù)垂直存取裝置技術(shù)的一組件接口(cellinterface)的示意圖。

圖4是是根據(jù)本發(fā)明一實(shí)施例的將圖2中的間隔單元與圖3中的組件接口進(jìn)行交互連接的示意圖。

圖5是利用根據(jù)本發(fā)明一實(shí)施例的一電阻并聯(lián)架構(gòu)中的數(shù)字線的連接的示意圖，可套用在圖4中的實(shí)施例。

其中，附圖標(biāo)記說(shuō)明如下：

100存儲(chǔ)器數(shù)組

110、150主要感測(cè)放大器

115、125、135、145數(shù)組區(qū)段

103、113、123、133、143、間隔單元

153、163

147本地寫(xiě)入裝置

149本地傳感器

180命令譯碼/控制邏輯區(qū)塊

具體實(shí)施方式

本發(fā)明公開(kāi)一存儲(chǔ)器數(shù)組結(jié)構(gòu)，其包括有多個(gè)間隔單元，其中所述間隔單元使用作為本地傳感器/中繼器(repeater)，以提供輸出至一主要感測(cè)放大器，以及作為儲(chǔ)存單元寫(xiě)入期間的本地信號(hào)增強(qiáng)(localsignalboost)。此外，本發(fā)明也公開(kāi)一種連接方法將上述多個(gè)間隔單元整合至一垂直存取裝置類(lèi)型的數(shù)組，且本發(fā)明還公開(kāi)具有相同的垂直存取裝置類(lèi)型的一數(shù)組中的并聯(lián)電阻路徑的連接方法。

請(qǐng)參考圖1a，圖1a是本發(fā)明的布局的示意圖。如圖1a所示，存儲(chǔ)器數(shù)組100包括兩個(gè)主要感測(cè)放大器110、150以及多個(gè)數(shù)組區(qū)段(arraysection)115、125、135以及145。間隔單元(mini-gap)103、113、123、133、143、153以及163是分別設(shè)置于兩個(gè)組件(諸如兩個(gè)數(shù)組區(qū)段)之間，并且提供本地傳感器的功能(諸如進(jìn)行本地讀取以及寫(xiě)入操作)。需要注意的是，本實(shí)施例以及圖式中的感測(cè)放大器、數(shù)組區(qū)段以及間隔單元的數(shù)量?jī)H作為舉例說(shuō)明的目的，并不作為對(duì)本發(fā)明的限制；在實(shí)作上，數(shù)組區(qū)段以及間隔單元的數(shù)量會(huì)視系統(tǒng)所采用的間隔單元類(lèi)型來(lái)決定，也就是會(huì)取決于數(shù)組類(lèi)型的電子特性。

為了對(duì)本發(fā)明有更好的理解，本實(shí)施例采用一階層數(shù)字線(hierarchicaldigitalline，hdl)架構(gòu)，其中所述感測(cè)放大器以及間隔單元選擇性地耦接至多個(gè)數(shù)字線對(duì)(digitlinepair)。雖然間隔單元架構(gòu)并不一定要耦接至數(shù)字線對(duì)，但上述連接方法能夠減少感測(cè)放大器以及間隔單元電路的數(shù)量。關(guān)于上述連接方法的細(xì)節(jié)會(huì)于后續(xù)的段落中詳加介紹，需要注意的是，本實(shí)施例并不用于限制本發(fā)明的范疇，其他的架構(gòu)也可用來(lái)實(shí)現(xiàn)本發(fā)明的功能。

如圖1b所示，間隔單元143由本地寫(xiě)入裝置147以及本地傳感器149所組成。請(qǐng)?jiān)賲⒖紙D2，圖2是根據(jù)本發(fā)明圖1b所示的間隔單元143的一實(shí)施例的示意圖。在本實(shí)施例中，本地寫(xiě)入裝置147由具有寫(xiě)入啟用信號(hào)輸入的n型金氧半導(dǎo)體(n-typemetal-oxide-semiconductor，nmos)裝置m3來(lái)實(shí)施，且本地寫(xiě)入裝置147耦接于一主要感測(cè)放大器與一數(shù)字線對(duì)之間。本地傳感器149由兩個(gè)n型金氧半導(dǎo)體裝置m1、m2所組成，其中n型金氧半導(dǎo)體裝置m1耦接于n型金氧半導(dǎo)體裝置m3與n型金氧半導(dǎo)體裝置m2以及接地端之間。一讀取啟用信號(hào)被提供至n型金氧半導(dǎo)體裝置m2的閘極，以進(jìn)行本地讀取操作。在本實(shí)施例中，由于采用階層數(shù)字線架構(gòu)，n型金氧半導(dǎo)體裝置m2可以是一全局裝置(globaldevice)且n型金氧半導(dǎo)體裝置m3可通過(guò)上述存取裝置來(lái)實(shí)施。

當(dāng)啟動(dòng)命令(即讀取啟用信號(hào))提供至n型金氧半導(dǎo)體裝置m2的閘極后，n型金氧半導(dǎo)體裝置m1會(huì)隨的導(dǎo)通，而此時(shí)n型金氧半導(dǎo)體裝置m3是關(guān)閉，這使得數(shù)字線與感測(cè)放大器之間的連接被中斷。在此狀態(tài)下，n型金氧半導(dǎo)體裝置m1可通過(guò)其閘極上收到的電荷來(lái)感測(cè)數(shù)字線所傳送的電壓，并且將結(jié)果傳至主要感測(cè)放大器149。由于n型金氧半導(dǎo)體裝置m1會(huì)因傳來(lái)的電荷而有電流變化，并且會(huì)放大相關(guān)的信號(hào)變化，因此主要感測(cè)放大器可偵測(cè)并且放大電流變化，這可用來(lái)表示儲(chǔ)存于存儲(chǔ)器單元中的電荷。因此n型金氧半導(dǎo)體裝置m1不但可降低整體感測(cè)放大器所至占用的面積的，還可額外地提供感測(cè)功能。

如圖1b所示，寫(xiě)入啟用信號(hào)以及讀取啟用信號(hào)是由命令譯碼/控制邏輯區(qū)塊180提供至間隔單元，而控制邏輯的設(shè)置是本領(lǐng)域熟知的技術(shù)，故不予贅述。此外，預(yù)先存在的電路(pre-existingcircuitry)會(huì)通過(guò)感測(cè)放大器來(lái)傳送讀取/寫(xiě)入命令以進(jìn)行數(shù)據(jù)的接收/傳送，其中所述數(shù)據(jù)是直接地傳送至數(shù)組或是一間隔單元，或直接地從所述數(shù)組或是所述間隔單元接收，所述間隔單元是根據(jù)來(lái)自感測(cè)放大器的寫(xiě)入/讀取數(shù)據(jù)以及來(lái)自控制邏輯180的啟動(dòng)信號(hào)來(lái)產(chǎn)生對(duì)應(yīng)的數(shù)據(jù)信號(hào)。

為了能更有效率地實(shí)施上述方法，有需要通過(guò)適當(dāng)?shù)倪B接方法來(lái)維持所述多個(gè)間隔單元、數(shù)字線以及感測(cè)放大器之間的良好連接，細(xì)節(jié)說(shuō)明如下。

在一階層式數(shù)字線(hdl)架構(gòu)中，數(shù)字線的許多層(layer)都可設(shè)置于一數(shù)組中，且垂直存取裝置可作為開(kāi)關(guān)來(lái)連接至一特定數(shù)字線層。請(qǐng)參考圖3，圖3是根據(jù)傳統(tǒng)的垂直存取裝置技術(shù)的一組件接口(cellinterface)的示意圖，在圖3中由上而下依序?yàn)椋航M件層的側(cè)視圖(sideviewatcelllevel)、連接層的俯視圖(top-downviewattheconnectionlevel)以及一階電阻模型(first-orderresistancemodel)圖。如圖3所示，垂直存取裝置是由其側(cè)壁上的字線所構(gòu)成，連接/組件接口是通過(guò)這些存取裝置來(lái)耦接至數(shù)字線。例如，一第一數(shù)字線可藉此耦接至一主要感測(cè)放大器以及一儲(chǔ)存單元，且一第二數(shù)字線可被耦接至另一主要感測(cè)放大器，如此一來(lái)即可分別建立兩個(gè)不同的電阻路徑(resistancepath)。

本發(fā)明利用這些存取裝置作為開(kāi)關(guān)或是多任務(wù)器，以選取兩條數(shù)字線其中一者。通過(guò)選擇性地耦接至上述第一或第二數(shù)字線，感測(cè)放大器可連接于兩個(gè)數(shù)字線對(duì)，并且根據(jù)多任務(wù)器的狀態(tài)來(lái)建立并聯(lián)的電阻路徑或是建立個(gè)別的電阻路徑，以及啟用一半的間隔單元上所需的連接。

請(qǐng)參考圖4，圖4介紹了部份的以上觀念，其中圖4是是根據(jù)本發(fā)明一實(shí)施例的將圖2中的間隔單元與圖3中的組件接口進(jìn)行交互連接的示意圖。在圖4的頂層連接/組件接口(toplayerinterconnect/cellinterface)，通過(guò)主要感測(cè)放大器端選擇性地啟用與第一數(shù)字線之間的連接并且停用與第二數(shù)字線之間的連接，原先并聯(lián)的路徑會(huì)變?yōu)楦髯元?dú)立的電阻路徑。為了將一特定間隔單元中的一儲(chǔ)存單元與一本地傳感器進(jìn)行隔離，開(kāi)關(guān)將會(huì)開(kāi)路，使得工作中的區(qū)段中僅有單一的數(shù)字線連接至指定的感測(cè)放大器。

通過(guò)在一hdl架構(gòu)中提供上述并聯(lián)方法，可于存儲(chǔ)器數(shù)組的多個(gè)數(shù)組區(qū)段之間建立多個(gè)間隔單元，以作為多個(gè)本地傳感器，而不需要將多個(gè)電路設(shè)定為與數(shù)字線具有相同的頻率或特性(pitch)。這些本地傳感器可在電流傳遞期間(即讀取期間)偵測(cè)電荷并且將偵測(cè)到的電荷傳給一主要感測(cè)放大器以完成讀取操作。由于所述間隔單元能夠用來(lái)感測(cè)電荷，因此使用這些間隔單元可降低感測(cè)放大器的整體面積。此外，可用hdl架構(gòu)中的存取裝置來(lái)實(shí)現(xiàn)所述間隔單元。

請(qǐng)參考圖5，圖5中描述了工作區(qū)段的獨(dú)立連接，以及公開(kāi)了無(wú)任何間隔單元的電路，其中圖5是利用根據(jù)本發(fā)明一實(shí)施例的一電阻并聯(lián)架構(gòu)中的數(shù)字線的連接的示意圖，可套用在圖4中的實(shí)施例中。從電阻圖可看出當(dāng)有三個(gè)或更多的區(qū)段時(shí)，不在工作狀態(tài)的區(qū)段(inactivesection)仍可保持并聯(lián)。

綜上所述，本實(shí)施例所采用的并聯(lián)方法使主要感測(cè)放大器得以耦接至多個(gè)數(shù)字線對(duì)，進(jìn)而降低了數(shù)字線耦合噪聲以及降低電阻大小。

總結(jié)來(lái)說(shuō)，本發(fā)明的存儲(chǔ)器數(shù)組結(jié)構(gòu)可提供精確感測(cè)，并且可一并降低數(shù)字線對(duì)數(shù)字線(digit-line-to-digit-line)噪聲以及減少感測(cè)放大器的整體面積。

以上所述僅為本發(fā)明的優(yōu)選實(shí)施例而已，并不用于限制本發(fā)明，對(duì)于本領(lǐng)域的技術(shù)人員來(lái)說(shuō)，本發(fā)明可以有各種更改和變化。凡在本發(fā)明的精神和原則之內(nèi)，所作的任何修改、等同替換、改進(jìn)等，均應(yīng)包含在本發(fā)明的保護(hù)范圍之內(nèi)。