相關(guān)申請(qǐng)的交叉引用

本申請(qǐng)要求2016年4月11日提交的申請(qǐng)?zhí)枮?0-2016-0044100的韓國(guó)申請(qǐng)的優(yōu)先權(quán)，其通過(guò)引用整體合并于此。

本公開(kāi)的各種實(shí)施例涉及一種半導(dǎo)體存儲(chǔ)器件，以及更具體地，涉及一種用于抑制讀取干擾的非易失性存儲(chǔ)器件。

背景技術(shù)：

半導(dǎo)體存儲(chǔ)器件根據(jù)其數(shù)據(jù)易失性通常分為隨機(jī)存取存儲(chǔ)(ram)器件和只讀存儲(chǔ)(rom)器件。ram器件是在ram器件的電源中斷時(shí)丟失儲(chǔ)存的數(shù)據(jù)的易失性器件。與此相反，rom器件在rom器件的電源中斷時(shí)保留儲(chǔ)存的數(shù)據(jù)。rom器件根據(jù)數(shù)據(jù)輸入方法(即，數(shù)據(jù)編程方法)也可以分為可編程rom(prom)器件和掩模型rom器件。prom器件可以在未被編程的情況下制造和銷售，并且可以在prom器件制造以后由消費(fèi)者(例如，用戶)直接編程。掩模型rom器件在其制造過(guò)程中可以使用注入掩模來(lái)編程，所述注入掩模基于用戶要求的數(shù)據(jù)來(lái)制造。prom器件可以包括一次prom(otprom)器件、可擦除prom(eprom)器件和電可擦除prom(eeprom)器件。一旦otprom器件被編程，則otprom器件的編程數(shù)據(jù)不能被改變。

非易失性存儲(chǔ)器件(例如，otprom器件)采用nmos晶體管或pmos晶體管作為單元晶體管。如果pmos晶體管被用作非易失性存儲(chǔ)器件的單元晶體管，則pmos晶體管可以具有關(guān)斷狀態(tài)作為初始狀態(tài)，以及可以具有導(dǎo)通狀態(tài)作為編程狀態(tài)。pmos晶體管的讀取操作可以通過(guò)感測(cè)連接至從pmos晶體管中選中的任意一個(gè)pmos晶體管的位線的電壓水平來(lái)執(zhí)行。在此情況下，位線的電壓水平可以通過(guò)耦接在電源電壓線和位線之間的負(fù)載電阻器的電阻和選中的pmos晶體管的等效電阻的電阻比來(lái)確定。

技術(shù)實(shí)現(xiàn)要素：

各種實(shí)施例針對(duì)一種用于抑制讀取干擾的非易失性存儲(chǔ)器件。

根據(jù)實(shí)施例的非易失性存儲(chǔ)器件包括非易失性存儲(chǔ)單元；感測(cè)電路，設(shè)置在耦接至非易失性存儲(chǔ)單元的位線的感測(cè)輸入線和感測(cè)輸出線之間；感測(cè)輸出接地部分，在感測(cè)電路的輸出信號(hào)具有低電平時(shí)，所述感測(cè)輸出接地部分將感測(cè)電路的輸出信號(hào)固定在低電平；以及位線接地部分，在感測(cè)電路的輸出信號(hào)固定在低電平時(shí)，所述位線接地部分將位線電壓固定在接地電壓。

附圖說(shuō)明

根據(jù)附圖和所附詳細(xì)描述，本發(fā)明構(gòu)思的各種實(shí)施例將變得更加明顯，其中：

圖1是圖示常規(guī)非易失性存儲(chǔ)器件的示例的電路圖。

圖2是圖示常規(guī)非易失性存儲(chǔ)器件的另一示例的電路圖。

圖3是圖示根據(jù)本公開(kāi)的一個(gè)實(shí)施例的非易失性存儲(chǔ)器件的電路圖。

圖4是圖示根據(jù)本公開(kāi)的一個(gè)實(shí)施例在非易失性存儲(chǔ)器件中采用的使能信號(hào)發(fā)生器的電路圖。

圖5是圖示在讀取操作之前，圖3的非易失性存儲(chǔ)器件中采用的使能信號(hào)發(fā)生器的操作的電路圖。

圖6是圖示在讀取操作之前，圖3的非易失性存儲(chǔ)器件的狀態(tài)的電路圖。

圖7是圖示在開(kāi)始單元晶體管的讀取操作以后，在圖3的非易失性存儲(chǔ)器件中采用的使能信號(hào)發(fā)生器的操作的電路圖。

圖8是圖示在開(kāi)始被編程的單元晶體管的讀取操作以后，圖3的非易失性存儲(chǔ)器件的讀取操作的電路圖。

圖9是圖示在開(kāi)始具有初始狀態(tài)的單元晶體管的讀取操作以后，圖3的非易失性存儲(chǔ)器件的讀取操作的電路圖。

圖10是圖示通過(guò)單元晶體管的讀取操作確定單元晶體管的初始狀態(tài)之后，在圖3的非易失性存儲(chǔ)器件中采用的使能信號(hào)發(fā)生器的操作的電路圖。

圖11是圖示在確定具有初始狀態(tài)的單元晶體管的狀態(tài)之后，圖3的非易失性存儲(chǔ)器件的操作的電路圖。

具體實(shí)施方式

下面將參照附圖通過(guò)各種實(shí)施例來(lái)描述本公開(kāi)。

然而，本公開(kāi)可以以不同的形式來(lái)實(shí)施，而不應(yīng)當(dāng)被解釋為局限于本文說(shuō)明的實(shí)施例。相反地，這些實(shí)施例作為示例被提供以使得本公開(kāi)將徹底且完整，而且將本公開(kāi)的各個(gè)方面和特點(diǎn)充分傳達(dá)給本領(lǐng)域技術(shù)人員。

將理解的是，雖然在本文中可以使用術(shù)語(yǔ)“第一”、“第二”和“第三”等來(lái)描述各種元件，但這些元件不受這些術(shù)語(yǔ)的限制。這些術(shù)語(yǔ)是用來(lái)將一個(gè)元件與另一元件區(qū)分開(kāi)。因此，在不脫離本公開(kāi)的精神和范圍的情況下，下面描述的第一元件也可以被稱作第二元件或第三元件。

附圖不一定成比例，在某些情況下，為了清楚地圖示實(shí)施例的特征，比例可能已經(jīng)被夸大。

本文中使用的術(shù)語(yǔ)僅用于描述特定實(shí)施例的目的，而非意在限制本公開(kāi)。如本文中所用，除非上下文清楚地另外指出，否則單數(shù)形式意在也包括復(fù)數(shù)形式。還將理解的是，術(shù)語(yǔ)“包含”、“包含有”、“包括”和“包括有”在本說(shuō)明書(shū)中使用時(shí)，表示所述元件的存在，但不排除一個(gè)或更多個(gè)其它元件的存在或添加。如本文中所用，術(shù)語(yǔ)“和/或”包括一個(gè)或更多個(gè)相關(guān)聯(lián)的列出項(xiàng)的任意組合和所有組合。

除非另外定義，否則本文中所使用的所有術(shù)語(yǔ)(包括技術(shù)術(shù)語(yǔ)和科學(xué)術(shù)語(yǔ))具有與本公開(kāi)所屬領(lǐng)域技術(shù)人員通常所理解的意思相同的意思。還將理解的是，諸如在通用詞典中定義的術(shù)語(yǔ)應(yīng)當(dāng)被解釋為具有與它們?cè)谙嚓P(guān)領(lǐng)域的背景中的意思一致的意思，而不以理想化或過(guò)度形式化的意義來(lái)解釋，除非本文中明確如此定義。

在下面的描述中，闡述了大量具體細(xì)節(jié)以提供對(duì)本公開(kāi)的透徹理解?？梢栽跓o(wú)這些具體細(xì)節(jié)中的一些或全部的情況下實(shí)施本公開(kāi)。在其它情況下，未詳細(xì)描述公知的工藝結(jié)構(gòu)和/或工藝，以免不必要地混淆本公開(kāi)。

此外，當(dāng)將一元件稱作位于另一元件“上”、“之上”、“上方”、“下”、“下面”時(shí)，其意在表示相對(duì)位置關(guān)系，但不是用來(lái)限制該元件直接接觸另一元件或在兩者之間存在至少一個(gè)中間元件的特定情況。因此，在文中使用的術(shù)語(yǔ)(諸如“上”、“之上”、“上方”、“下”、“下面”等)僅是出于描述特定實(shí)施例之目的，不是意在限制本公開(kāi)的范圍。此外，當(dāng)將一個(gè)元件被稱作“連接”或“耦接”至另一元件時(shí)，該元件可以直接電連接或直接機(jī)械連接或直接電耦接或直接機(jī)械耦接至另一元件，或可以通過(guò)替換兩者之間的其它元件而形成連接關(guān)系或耦接關(guān)系。

圖1是圖示常規(guī)非易失性存儲(chǔ)器件100的示例的電路圖。參照?qǐng)D1，非易失性存儲(chǔ)器件100包括非易失性存儲(chǔ)單元110、電阻式負(fù)載部分120和感測(cè)電路130。非易失性存儲(chǔ)單元110包括用作單元晶體管的第一pmos晶體管pm01和用作選擇晶體管的第二pmos晶體管pm02。第一pmos晶體管pm01的柵極對(duì)應(yīng)于浮置柵，并且第一pmos晶體管pm01的漏極耦接至接地端子。第一pmos晶體管pm01的源極直接耦接至第二pmos晶體管pm02的漏極。選擇使能信號(hào)selen被施加到第二pmos晶體管pm02的柵極。第二pmos晶體管pm02的源極經(jīng)由位線bl耦接至第一節(jié)點(diǎn)a。

電阻式負(fù)載部分120包括耦接在電源電壓線101和第一節(jié)點(diǎn)a之間的電阻式負(fù)載。電阻式負(fù)載使用第三pmos晶體管pm03來(lái)實(shí)現(xiàn)。感測(cè)放大器使能信號(hào)saen被施加到第三pmos晶體管pm03的柵極。第三pmos晶體管pm03的源極和漏極分別耦接至電源電壓線101和第一節(jié)點(diǎn)a。如果第三pmos晶體管pm03導(dǎo)通，則第三pmos晶體管pm03用作耦接在電源電壓線101和第一節(jié)點(diǎn)a之間的電阻式組件。

感測(cè)電路130具有包括第一nmos晶體管nm01和第四pmos晶體管pm04的互補(bǔ)金屬氧化物半導(dǎo)體(cmos)反相器的結(jié)構(gòu)。第一nmos晶體管nm01的柵極和第四pmos晶體管pm04的柵極接收經(jīng)由感測(cè)輸入線102施加的感測(cè)輸入信號(hào)sa_in。感測(cè)輸入線102耦接至第一節(jié)點(diǎn)a。第一nmos晶體管nm01的源極耦接至接地端子。第一nmos晶體管nm01的漏極耦接至第四pmos晶體管pm04的漏極。第四pmos晶體管pm04的源極耦接至施加了電源電壓vdd的電源電壓線101。第一nmos晶體管nm01的漏極和第四pmos晶體管pm04的漏極耦接至感測(cè)輸出線103。感測(cè)輸出信號(hào)sa_out經(jīng)由感測(cè)輸出線103輸出。

用作單元晶體管的第一pmos晶體管pm01在單元晶體管被編程之前具有關(guān)斷狀態(tài)作為初始狀態(tài)，以及在編程單元晶體管之后具有導(dǎo)通狀態(tài)作為編程狀態(tài)。初始狀態(tài)表示第一pmos晶體管pm01具有關(guān)斷狀態(tài)，以及編程狀態(tài)表示第一pmos晶體管pm01具有導(dǎo)通狀態(tài)。

為了讀出第一pmos晶體管pm01的狀態(tài)，施加低電平的選擇使能信號(hào)selen以使第二pmos晶體管pm02導(dǎo)通。施加低電平的感測(cè)放大器使能信號(hào)saen以使第三pmos晶體管pm03導(dǎo)通。第一節(jié)點(diǎn)a的位線電壓具有通過(guò)從經(jīng)由電源電壓線101施加的電源電壓vdd減去電壓降而獲得的值，其中電壓降是由于導(dǎo)通的第三pmos晶體管pm03的電阻式組件引起的。位線電壓對(duì)應(yīng)于感測(cè)輸入信號(hào)sa_in。感測(cè)輸入信號(hào)sa_in被施加到感測(cè)電路130。

如果第一pmos晶體管pm01具有關(guān)斷狀態(tài)作為初始狀態(tài)，則第一節(jié)點(diǎn)a和接地端子之間的電阻在理想情況下具有無(wú)限值。然而，該電阻實(shí)質(zhì)上不是無(wú)限大，而是與導(dǎo)通的第三pmos晶體管pm03的電阻相比顯示出非常大的值。因此，第一節(jié)點(diǎn)a的電壓(即感測(cè)輸入信號(hào)sa_in)具有實(shí)質(zhì)上等于電源電壓vdd的電壓。如果等于電源電壓vdd的感測(cè)輸入信號(hào)sa_in被施加到感測(cè)電路130，則第一nmos晶體管nm01導(dǎo)通，而第四pmos晶體管pm04未導(dǎo)通。由于僅第一nmos晶體管nm01導(dǎo)通，因此接地電壓(例如0v)作為感測(cè)輸出信號(hào)sa_out來(lái)輸出。照此，當(dāng)接地電壓作為感測(cè)電路130的感測(cè)輸出信號(hào)sa_out來(lái)輸出時(shí)，用作單元晶體管的第一pmos晶體管pm01被確定為具有初始狀態(tài)。

如果第一pmos晶體管pm01具有編程狀態(tài)，則在第一節(jié)點(diǎn)a和接地端子之間的電阻在理想情況下具有零的值。然而，所述電阻實(shí)質(zhì)上不是零，而是與導(dǎo)通的第三pmos晶體管pm03的電阻相比顯示出非常小的值。因此，第一節(jié)點(diǎn)a的電壓(即感測(cè)輸入信號(hào)sa_in)具有實(shí)質(zhì)上等于接地電壓(例如，0v)的電壓。如果0v的感測(cè)輸入信號(hào)sa_in被輸入到感測(cè)電路130，則第一nmos晶體管nm01不導(dǎo)通，而第四pmos晶體管pm04導(dǎo)通。由于僅第四pmos晶體管pm04導(dǎo)通，因此電源電壓vdd可以作為感測(cè)輸出信號(hào)sa_out來(lái)輸出。照此，當(dāng)電源電壓vdd作為感測(cè)電路130的感測(cè)輸出信號(hào)sa_out來(lái)輸出時(shí)，用作單元晶體管的第一pmos晶體管pm01被確定為具有編程狀態(tài)。

當(dāng)?shù)谝籶mos晶體管pm01具有初始狀態(tài)時(shí)，如果第三pmos晶體管pm03導(dǎo)通以對(duì)第一pmos晶體管pm01執(zhí)行讀取操作，則接近電源電壓vdd的位線電壓可以被施加到第一節(jié)點(diǎn)a。在第一pmos晶體管pm01的讀取操作期間，位線電壓被持續(xù)地施加到用作單元晶體管的第一pmos晶體管pm01。隨著電源電壓vdd大小增加，第一pmos晶體管pm01的特性可能改變。在某些情況下，可能發(fā)生電流經(jīng)由第一pmos晶體管pm01流到接地端子的讀取干擾現(xiàn)象。

圖2是圖示常規(guī)非易失性存儲(chǔ)器件200的另一示例的電路圖。參見(jiàn)圖2，非易失性存儲(chǔ)器件200包括非易失性存儲(chǔ)單元210、電阻式負(fù)載部分220、讀取干擾抑制部分230和感測(cè)電路240。非易失性存儲(chǔ)單元210包括用作單元晶體管的第一pmos晶體管pm11和用作選擇晶體管的第二pmos晶體管pm12。第一pmos晶體管pm11的柵極對(duì)應(yīng)于浮置柵，并且第一pmos晶體管pm11的漏極耦接至接地端子。第一pmos晶體管pm11的源極直接耦接至第二pmos晶體管pm12的漏極。選擇使能信號(hào)selen被施加到第二pmos晶體管pm12的柵極。第二pmos晶體管pm12的源極耦接至位線bl。

電阻式負(fù)載部分220包括耦接在電源電壓線201和第一節(jié)點(diǎn)b之間的電阻式負(fù)載。電阻式負(fù)載使用第三pmos晶體管pm13來(lái)實(shí)現(xiàn)。第一感測(cè)放大器使能信號(hào)saen1被施加到第三pmos晶體管pm13的柵極。第三pmos晶體管pm13的源極和漏極分別耦接至電源電壓線201和第一節(jié)點(diǎn)b。如果第三pmos晶體管pm13導(dǎo)通，則第三pmos晶體管pm13用作在電源電壓線201和第一節(jié)點(diǎn)b之間的電阻式組件。

讀取干擾抑制部分230包括第一nmos晶體管nm11。第二感測(cè)放大器使能信號(hào)saen2被輸入到第一nmos晶體管nm11的柵極。第二感測(cè)放大器使能信號(hào)saen2具有與反相的第一感測(cè)放大器使能信號(hào)saen1相對(duì)應(yīng)的值。第一nmos晶體管nm11的漏極和源極分別耦接至第一節(jié)點(diǎn)b和位線bl。因此，從第一節(jié)點(diǎn)b分叉的感測(cè)輸入線202和位線bl通過(guò)第一nmos晶體管nm11分離。

感測(cè)電路240具有包括第二nmos晶體管nm12和第四pmos晶體管pm14的cmos反相器的結(jié)構(gòu)。第二nmos晶體管nm12的柵極和第四pmos晶體管pm14的柵極接收經(jīng)由感測(cè)輸入線202施加的感測(cè)輸入信號(hào)sa_in。感測(cè)輸入線202耦接至第一節(jié)點(diǎn)b。第二nmos晶體管nm12的源極耦接至接地端子。第二nmos晶體管nm12的漏極耦接至第四pmos晶體管pm14的漏極。第四pmos晶體管pm14的源極耦接至施加了電源電壓vdd的電源電壓線201。第二nmos晶體管nm12的漏極和第四pmos晶體管pm14的漏極耦接至感測(cè)輸出線203。感測(cè)輸出信號(hào)sa_out經(jīng)由感測(cè)輸出線203而輸出。

為了用作單元晶體管的第一pmos晶體管pm11的讀取操作，如果低電平的第一感測(cè)放大器使能信號(hào)saen1和高電平的第二感測(cè)放大器使能信號(hào)saen2被分別施加到第三pmos晶體管pm13的柵極和第一nmos晶體管nm11的柵極，則耦接至感測(cè)輸入線202的第一節(jié)點(diǎn)b的電壓具有通過(guò)從電源電壓vdd減去電壓降而獲得的值，所述電壓降是由于第三pmos晶體管pm13的電阻式組件引起的。

施加到位線bl的電壓具有通過(guò)從第一節(jié)點(diǎn)b的電壓減去第一nmos晶體管nm11的閾值電壓而獲得的值。照此，位線bl的電壓可以通過(guò)設(shè)置第一nmos晶體管nm11而從第一節(jié)點(diǎn)b的電壓減小了第一nmos晶體管nm11的閾值電壓。因此，可以抑制具有初始狀態(tài)的第一pmos晶體管pm11的特性在讀取操作期間通過(guò)位線電壓而改變的現(xiàn)象。然而，耦接至感測(cè)輸入線202的第一節(jié)點(diǎn)b的電壓需要具有使第一nmos晶體管nm11導(dǎo)通所必需的值，因此可以減少在低電源電壓vdd處的讀取裕量。

圖3是圖示根據(jù)本公開(kāi)的一個(gè)實(shí)施例的非易失性存儲(chǔ)器件300的電路圖。參見(jiàn)圖3，非易失性存儲(chǔ)器件300可以包括非易失性存儲(chǔ)單元310、感測(cè)電路320、第一開(kāi)關(guān)部分330、感測(cè)輸出接地部分340、電阻式負(fù)載/第二開(kāi)關(guān)部分350以及位線接地部分360。非易失性存儲(chǔ)單元310可以耦接在第一節(jié)點(diǎn)c和接地端子之間。非易失性存儲(chǔ)單元310的位線bl可以耦接至第一節(jié)點(diǎn)c。

感測(cè)電路320可以耦接在耦接至第一節(jié)點(diǎn)c的感測(cè)輸入線302和感測(cè)輸出線303之間。第一開(kāi)關(guān)部分330可以耦接在電源電壓線301和感測(cè)電路320之間。感測(cè)輸出接地部分340可以耦接在感測(cè)輸出線303和接地端子之間。電阻式負(fù)載/第二開(kāi)關(guān)部分350可以耦接在電源電壓線301和第一節(jié)點(diǎn)c之間。位線接地部分360可以耦接在感測(cè)輸入線302和接地端子之間。

非易失性存儲(chǔ)單元310可以包括用作單元晶體管的第一pmos晶體管pm31和用作選擇晶體管的第二pmos晶體管pm32。第一pmos晶體管pm31可以具有浮置柵。第一pmos晶體管pm31的漏極可以耦接至接地端子。第一pmos晶體管pm31的源極可以直接耦接至第二pmos晶體管pm32的漏極。選擇使能信號(hào)selen可以被施加到第二pmos晶體管pm32的柵極。第二pmos晶體管pm32的源極可以經(jīng)由位線bl耦接至第一節(jié)點(diǎn)c。

感測(cè)電路320可以具有包括第一nmos晶體管nm31和第三pmos晶體管pm33的cmos反相器的結(jié)構(gòu)。第一nmos晶體管nm31的柵極和第三pmos晶體管pm33的柵極可以共同耦接至感測(cè)輸入線302。感測(cè)輸入線302可以傳輸感測(cè)輸入信號(hào)sa_in。感測(cè)輸入線302可以耦接至第一節(jié)點(diǎn)c。第一nmos晶體管nm31的源極可以耦接至接地端子。第一nmos晶體管nm31的漏極可以耦接至第三pmos晶體管pm33的漏極。第三pmos晶體管pm33的源極可以經(jīng)由第一開(kāi)關(guān)部分330耦接至電源電壓線301。耦接在第一nmos晶體管nm31的漏極和第三pmos晶體管pm33的漏極之間的第二節(jié)點(diǎn)d可以耦接至感測(cè)輸出線303。感測(cè)輸出信號(hào)sa_out可以經(jīng)由感測(cè)輸出線303輸出。

第一開(kāi)關(guān)部分330可以包括耦接在電源電壓線301和感測(cè)電路320的第三pmos晶體管pm33之間的第四pmos晶體管pm34。第四pmos晶體管pm34的源極可以耦接至電源電壓線301，而第四pmos晶體管pm34的漏極可以耦接至第三pmos晶體管pm33的源極。第一使能信號(hào)en1可以被輸入到第四pmos晶體管pm34的柵極。如果第四pmos晶體管pm34關(guān)斷，則感測(cè)電路320的第三pmos晶體管pm33也可以關(guān)斷。

感測(cè)輸出接地部分340可以包括耦接在感測(cè)輸出線303和接地端子之間的第二nmos晶體管nm32。第二nmos晶體管nm32的漏極和源極可以分別耦接至感測(cè)輸出線303和接地端子。第二使能信號(hào)en2可以被輸入到第二nmos晶體管nm32的柵極。如果高電平的第二使能信號(hào)en2被施加到第二nmos晶體管nm32的柵極，則第二nmos晶體管nm32可以導(dǎo)通。在此情況下，如果用作單元晶體管的第一pmos晶體管pm31具有初始狀態(tài)并且第三pmos晶體管pm33和第四pmos晶體管pm34二者都關(guān)斷，則感測(cè)電路320的輸出信號(hào)可以固定在接地電壓(即，低電平的輸出信號(hào))。

電阻式負(fù)載/第二開(kāi)關(guān)部分350可以使用耦接在電源電壓線301和包括第一節(jié)點(diǎn)c的位線bl之間的電阻式負(fù)載來(lái)實(shí)現(xiàn)。在一些實(shí)施例中，電阻式負(fù)載可以包括第五pmos晶體管pm35。第五pmos晶體管pm35可以用作開(kāi)關(guān)器件，同時(shí)用作電阻式負(fù)載。第三使能信號(hào)en3可以被施加到第五pmos晶體管pm35的柵極。第五pmos晶體管pm35的源極和漏極可以分別耦接至電源電壓線301和第一節(jié)點(diǎn)c。如果第五pmos晶體管pm35導(dǎo)通，則第五pmos晶體管pm35可以用作在電源電壓線301和第一節(jié)點(diǎn)c之間的電阻式組件。如果第五pmos晶體管pm35關(guān)斷，則電源電壓線301和第一節(jié)點(diǎn)c可以電開(kāi)路。

位線接地部分360可以包括第三nmos晶體管nm33，并且耦接在感測(cè)輸入線302和接地端子之間。第三nmos晶體管nm33的漏極和源極可以分別耦接至感測(cè)輸入線302和接地端子。第四使能信號(hào)en4可以被施加到第三nmos晶體管nm33的柵極。如果高電平的第四使能信號(hào)en4被施加到第三nmos晶體管nm33的柵極，則第三nmos晶體管nm33可以導(dǎo)通。在此情況下，如果用作單元晶體管的第一pmos晶體管pm31具有初始狀態(tài)，并且第二pmos晶體管pm32和第五pmos晶體管pm35分別導(dǎo)通和關(guān)斷，則感測(cè)輸入線302(即位線bl)可以固定在接地電壓，并且感測(cè)電路320的輸出信號(hào)固定在低電平。

第一使能信號(hào)en1、第二使能信號(hào)en2、第三使能信號(hào)en3和第四使能信號(hào)en4可以通過(guò)使能信號(hào)發(fā)生器來(lái)輸出，所述第一使能信號(hào)en1、第二使能信號(hào)en2、第三使能信號(hào)en3和第四使能信號(hào)en4被施加到根據(jù)實(shí)施例的非易失性存儲(chǔ)器件300的第四pmos晶體管pm34的柵極、第二nmos晶體管nm32的柵極、第五pmos晶體管pm35的柵極和第三nmos晶體管nm33的柵極。從使能信號(hào)發(fā)生器輸出的使能信號(hào)可以以第一使能信號(hào)en1、第二使能信號(hào)en2、第三使能信號(hào)en3和第四使能信號(hào)en4的次序輸出。因此，可以順序地執(zhí)行第四pmos晶體管pm34的開(kāi)關(guān)操作、第二nmos晶體管nm32的開(kāi)關(guān)操作、第五pmos晶體管pm35的開(kāi)關(guān)操作和第三nmos晶體管nm33的開(kāi)關(guān)操作。

圖4是圖示根據(jù)本公開(kāi)的一個(gè)實(shí)施例在非易失性存儲(chǔ)器件中采用的使能信號(hào)發(fā)生器400的電路圖。參考圖4，使能信號(hào)發(fā)生器400可以接收來(lái)自感測(cè)輸出線303(見(jiàn)圖3)的感測(cè)輸出信號(hào)sa_out和感測(cè)放大器使能信號(hào)saen，并且可以輸出第一使能信號(hào)en1、第二使能信號(hào)en2、第三使能信號(hào)en3和第四使能信號(hào)en4。第一使能信號(hào)en1、第二使能信號(hào)en2、第三使能信號(hào)en3和第四使能信號(hào)en4可以順序地輸出。使能信號(hào)發(fā)生器400可以包括施加了感測(cè)輸出信號(hào)sa_out的第一反相器401。第一反相器401的輸出信號(hào)可以與感測(cè)放大器使能信號(hào)saen一起被施加到第一與非門411。第一與非門411的輸出信號(hào)可以被施加到第二反相器402。第二反相器402的輸出信號(hào)可以構(gòu)成第一使能信號(hào)en1。

第二反相器402的輸出信號(hào)與感測(cè)放大器使能信號(hào)saen可以被施加到第二與非門412。第二與非門412的輸出信號(hào)可以被施加到第三反相器403。第三反相器403的輸出信號(hào)可以構(gòu)成第二使能信號(hào)en2。第二與非門412的輸出信號(hào)與感測(cè)放大器使能信號(hào)saen可以被施加到第三與非門413。第三與非門413的輸出信號(hào)可以構(gòu)成第三使能信號(hào)en3。第三與非門413的輸出信號(hào)可以被施加到第四反相器404。第四反相器404的輸出信號(hào)可以被施加到第五反相器405。第五反相器405的輸出信號(hào)可以構(gòu)成第四使能信號(hào)en4。

圖5是圖示在圖3的非易失性存儲(chǔ)器件的讀取操作之前，使能信號(hào)發(fā)生器400的操作的電路圖。圖6是圖示在讀取操作之前，圖3的非易失性存儲(chǔ)器件的狀態(tài)的電路圖。在圖5和圖6中，與在圖3和圖4中所使用的相同的附圖標(biāo)記或標(biāo)志符表示相同的元件。

參考圖5和圖6，在非易失性存儲(chǔ)器件的讀取操作之前，如果感測(cè)放大器使能信號(hào)saen具有低電平，則感測(cè)輸出信號(hào)sa_out可以設(shè)置為高電平(例如，高信號(hào))。由于尚未執(zhí)行讀取操作，因此不能判斷用作單元晶體管的第一pmos晶體管pm31具有編程狀態(tài)還是初始狀態(tài)。感測(cè)放大器使能信號(hào)saen維持低電平狀態(tài)。如在圖5所示，高電平的感測(cè)輸出信號(hào)sa_out和低電平的感測(cè)放大器使能信號(hào)saen被施加到使能信號(hào)發(fā)生器400。

第一反相器401可以輸出低電平的信號(hào)。第一與非門411接收低電平的信號(hào)和低電平的感測(cè)放大器使能信號(hào)saen，并且第一與非門411可以輸出高電平的信號(hào)以及傳輸該信號(hào)到第二反相器402。當(dāng)?shù)谝慌c非門411接收低電平的感測(cè)放大器使能信號(hào)saen時(shí)，第一與非門411可以輸出高電平的信號(hào)，而不管感測(cè)輸出信號(hào)sa_out的信號(hào)電平如何。第二反相器402可以輸出低電平的信號(hào)。從第二反相器402輸出的信號(hào)可以構(gòu)成低電平的第一使能信號(hào)en1。

第二與非門412接收從第二反相器402輸出的低電平的信號(hào)以及低電平的感測(cè)放大器使能信號(hào)saen，可以輸出高電平的信號(hào)以及傳輸該信號(hào)到第三反相器403。第二與非門412接收低電平的感測(cè)放大器使能信號(hào)saen并可以輸出高電平的信號(hào)，而不管第二反相器402的輸出信號(hào)的信號(hào)電平如何。第三反相器403可以輸出低電平的信號(hào)。第三反相器403的輸出信號(hào)可以構(gòu)成低電平的第二使能信號(hào)en2。第三與非門413接收從第二與非門412輸出的高電平的信號(hào)和低電平的感測(cè)放大器使能信號(hào)saen，并可以輸出高電平的信號(hào)。第三與非門413接收低電平的感測(cè)放大器使能信號(hào)saen，可以輸出高電平的信號(hào)而不管第二與非門412的輸出信號(hào)的信號(hào)電平如何。第三與非門413的輸出信號(hào)可以構(gòu)成高電平的第三使能信號(hào)en3。從第三與非門413的輸出的高電平的信號(hào)可以被輸入第四反相器404。第四反相器404可以輸出低電平的信號(hào)并傳輸該信號(hào)到第五反相器405。第五反相器405的輸出信號(hào)可以構(gòu)成高電平的第四使能信號(hào)en4。

在非易失性存儲(chǔ)單元的讀取操作之前，可以供應(yīng)低電平的第一使能信號(hào)en1、低電平的第二使能信號(hào)en2、高電平的第三使能信號(hào)en3和高電平的第四使能信號(hào)en4。照此，如果低電平的第一使能信號(hào)en1、低電平的第二使能信號(hào)en2、高電平的第三使能信號(hào)en3和高電平的第四使能信號(hào)en4順序輸出，如圖6所示，則第一開(kāi)關(guān)部分330的第四pmos晶體管pm34可以導(dǎo)通。感測(cè)輸出接地部分340的第二nmos晶體管nm32可以關(guān)斷。電阻負(fù)載/第二開(kāi)關(guān)部分350的第五pmos晶體管pm35可以關(guān)斷。位線接地部分360的第三nmos晶體管nm33可以導(dǎo)通。由于第五pmos晶體管pm35關(guān)斷且第三nmos晶體管nm33導(dǎo)通，則接地電壓可以被施加到第一節(jié)點(diǎn)c(即位線bl和感測(cè)輸入線302)。由于第二nmos晶體管nm32關(guān)斷且低電平的信號(hào)被施加到感測(cè)輸入線302，則感測(cè)電路320的第一nmos晶體管nm31可以關(guān)斷，同時(shí)感測(cè)電路320的第三pmos晶體管pm33可以導(dǎo)通。因此，感測(cè)輸出信號(hào)sa_out可以維持高電平的狀態(tài)。

圖7是圖示在開(kāi)始圖3的非易失性存儲(chǔ)器件的單元晶體管的讀取操作以后，使能信號(hào)發(fā)生器400的操作的電路圖。在圖7中，與在圖4中所使用的相同的附圖標(biāo)記或標(biāo)志符表示相同的元件。參照?qǐng)D7，在讀取操作開(kāi)始以后，感測(cè)放大器使能信號(hào)saen從低電平改變?yōu)楦唠娖?。由于感測(cè)放大器使能信號(hào)saen改變?yōu)楦唠娖剑虼藢?duì)單元晶體管執(zhí)行讀取操作。如果感測(cè)放大器使能信號(hào)saen從低電平改變?yōu)楦唠娖剑瑒t使能信號(hào)發(fā)生器400產(chǎn)生新的使能信號(hào)。具體地，如在圖7中所示，高電平的感測(cè)輸出信號(hào)sa_out和高電平的感測(cè)放大器使能信號(hào)saen被施加到使能信號(hào)發(fā)生器400。第一反相器401可以輸出低電平的信號(hào)。第一與非門411接收從第一反相器401輸出的低電平的信號(hào)和高電平的感測(cè)放大使能信號(hào)saen，并且第一與非門411可以輸出高電平的信號(hào)以及將該信號(hào)傳輸?shù)降诙聪嗥?02。第二反相器402的輸出信號(hào)可以構(gòu)成低電平的第一使能信號(hào)en1。

第二與非門412接收從第二反相器402輸出的低電平的信號(hào)和高電平的感測(cè)放大器使能信號(hào)saen，并且第二與非門412可以輸出高電平的信號(hào)以及將該信號(hào)傳輸?shù)降谌聪嗥?03。第三反相器403可以輸出低電平的信號(hào)。第三反相器403的輸出信號(hào)可以構(gòu)成低電平的第二使能信號(hào)en2。第三與非門413接收從第二與非門412輸出的高電平的信號(hào)和高電平的感測(cè)放大器使能信號(hào)saen，并且可以輸出低電平的信號(hào)。第三與非門413的輸出信號(hào)可以構(gòu)成低電平的第三使能信號(hào)en3。從第三與非門413輸出的低電平的信號(hào)可以被施加到第四反相器404。第四反相器404可以輸出高電平的信號(hào)并且將該信號(hào)傳輸?shù)降谖宸聪嗥?05。第五反相器405的輸出信號(hào)可以構(gòu)成低電平的第四使能信號(hào)en4。

圖8是圖示在開(kāi)始圖3的非易失性存儲(chǔ)器件的被編程的單元晶體管的讀取操作以后，讀取操作的電路圖。在圖8中，與在圖3中所使用的相同的附圖標(biāo)記和標(biāo)志符表示相同的元件。參考圖8，由于第一使能信號(hào)en1維持低信號(hào)的狀態(tài)，因此第一開(kāi)關(guān)部分330的第四pmos晶體管pm34可以維持導(dǎo)通狀態(tài)。此外，由于第二使能信號(hào)en2維持低信號(hào)的狀態(tài)，因此感測(cè)輸出接地部分340的第二nmos晶體管nm32可以維持關(guān)斷狀態(tài)。因此，感測(cè)電路320可以輸出第二節(jié)點(diǎn)d的電壓作為感測(cè)輸出信號(hào)sa_out。由于第三使能信號(hào)en3從高信號(hào)改變?yōu)榈托盘?hào)，因此電阻式負(fù)載/第二開(kāi)關(guān)部分350的第五pmos晶體管pm35可以導(dǎo)通。由于第四使能信號(hào)en4從高信號(hào)改變?yōu)榈托盘?hào)，因此第三nmos晶體管nm33可以關(guān)斷。照此，在開(kāi)始非易失性存儲(chǔ)單元的讀取操作之后，可以供應(yīng)每個(gè)都具有低電平的第一使能信號(hào)en1、第二使能信號(hào)en2、第三使能信號(hào)en3和第四使能信號(hào)en4。

當(dāng)?shù)谝籶mos晶體管pm31是具有編程狀態(tài)的存儲(chǔ)單元時(shí)，感測(cè)輸入信號(hào)(即施加到第一節(jié)點(diǎn)c的電壓)可以變成低電平的信號(hào)。因此，構(gòu)成感測(cè)電路320的第一nmos晶體管nm31關(guān)斷，同時(shí)構(gòu)成感測(cè)電路320的第三pmos晶體管pm33可以導(dǎo)通。由于第二nmos晶體管nm32維持關(guān)斷狀態(tài)，而第四pmos晶體管pm34維持導(dǎo)通狀態(tài)，因此從感測(cè)輸出線303輸出的感測(cè)輸出信號(hào)sa_out可以維持高信號(hào)的狀態(tài)。照此，如果感測(cè)輸出信號(hào)sa_out在預(yù)定時(shí)間段被感測(cè)為高電平的信號(hào)，則用作單元晶體管的第一pmos晶體管pm31可以被確定為被編程單元。在具有編程狀態(tài)的第一pmos晶體管pm31的讀取操作期間，因?yàn)槲痪€bl電壓維持接近接地電壓的電壓，所以第一pmos晶體管pm31可以不會(huì)受到來(lái)自位線電壓的壓力。

圖9是圖示在開(kāi)始具有初始狀態(tài)的單元晶體管的讀取操作以后，圖3的非易失性存儲(chǔ)器件的讀取操作的電路圖。在圖9中，與在圖3中所使用的相同的附圖標(biāo)記和標(biāo)志符表示相同的元件。參考圖9，由于第一使能信號(hào)en1維持低信號(hào)的狀態(tài)，因此第一開(kāi)關(guān)部分330的第四pmos晶體管pm34可以維持導(dǎo)通狀態(tài)。此外，由于第二使能信號(hào)en2維持低信號(hào)的狀態(tài)，因此感測(cè)輸出接地部分340的第二nmos晶體管nm32可以維持關(guān)斷狀態(tài)。因此，感測(cè)電路320輸出第二節(jié)點(diǎn)d的電壓作為感測(cè)輸出信號(hào)sa_out。由于第三使能信號(hào)en3從高信號(hào)改變?yōu)榈托盘?hào)，因此電阻式負(fù)載/第二開(kāi)關(guān)部分350的第五pmos晶體管pm35可以導(dǎo)通。由于第四使能信號(hào)en4從高信號(hào)改變?yōu)榈托盘?hào)，因此第三nmos晶體管nm33可以關(guān)斷。

當(dāng)?shù)谝籶mos晶體管pm31是具有初始狀態(tài)的存儲(chǔ)單元時(shí)，感測(cè)輸入信號(hào)sa_in可以從低信號(hào)改變?yōu)楦咝盘?hào)。因此，構(gòu)成感測(cè)電路320的第一nmos晶體管nm31可以導(dǎo)通，同時(shí)構(gòu)成感測(cè)電路320的第三pmos晶體管pm33可以關(guān)斷。由于第二nmos晶體管nm32維持關(guān)斷狀態(tài)，因此從感測(cè)輸出線303輸出的感測(cè)輸出信號(hào)sa_out可以從高信號(hào)改變?yōu)榈托盘?hào)。當(dāng)感測(cè)輸出信號(hào)sa_out被感測(cè)為低信號(hào)時(shí)，第一pmos晶體管pm31可以被確定為具有初始狀態(tài)的存儲(chǔ)單元。如果第一pmos晶體管pm31的狀態(tài)被確定為具有初始狀態(tài)的存儲(chǔ)單元(即，低電平的感測(cè)輸出信號(hào)被輸出)，則在維持低電平的感測(cè)輸出信號(hào)sa_out的同時(shí)，接地電壓被施加到位線bl，因此抑制非易失性存儲(chǔ)單元310受到來(lái)自位線bl電壓的壓力。

圖10是圖示通過(guò)單元晶體管的讀取操作確定單元晶體管的初始狀態(tài)之后，在圖3的非易失性存儲(chǔ)器件中采用的使能信號(hào)發(fā)生器的操作的電路圖。在圖10中，與在圖4中所使用的相同的附圖標(biāo)記和標(biāo)志符表示相同的元件。參考圖10，在確定單元晶體管的初始狀態(tài)以后，如果感測(cè)輸出信號(hào)sa_out從高信號(hào)改變?yōu)榈托盘?hào)，則使能信號(hào)發(fā)生器400可以產(chǎn)生新的使能信號(hào)。具體地，低電平的感測(cè)輸出信號(hào)sa_out和高電平的感測(cè)放大器使能信號(hào)saen被施加到使能信號(hào)發(fā)生器400。第一反相器401可以輸出高電平的信號(hào)。第一與非門411接收從第一反相器401輸出的高電平的信號(hào)和高電平的感測(cè)放大器使能信號(hào)saen，可以輸出低電平的信號(hào)，并且第一與非門411將該信號(hào)傳輸?shù)降诙聪嗥?02。第二反相器402可以輸出高電平的信號(hào)。第二反相器402的輸出信號(hào)可以構(gòu)成高電平的第一使能信號(hào)en1。

第二與非門412接收從第二反相器402輸出的高電平的信號(hào)和高電平的感測(cè)放大器使能信號(hào)saen，第二與非門412可以輸出低電平的信號(hào)并將該信號(hào)傳輸?shù)降谌聪嗥?03。第三反相器403可以輸出高電平的信號(hào)。第三反相器403的輸出信號(hào)可以構(gòu)成高電平的第二使能信號(hào)en2。第三與非門413接收從第二與非門412輸出的低電平的信號(hào)和高電平的感測(cè)放大器使能信號(hào)saen，并且第三與非門413可以輸出高電平的信號(hào)。第三與非門413的輸出信號(hào)可以構(gòu)成高電平的第三使能信號(hào)en3。從第三與非門413輸出的高電平的信號(hào)可以被施加到第四反相器404。第四反相器404可以輸出低電平的信號(hào)并將該信號(hào)傳輸?shù)降谖宸聪嗥?05。第五反相器405的輸出信號(hào)可以構(gòu)成高電平的第四使能信號(hào)en4。照此，如果感測(cè)輸出信號(hào)sa_out在非易失性存儲(chǔ)單元的讀取操作期間從高信號(hào)改變?yōu)榈托盘?hào)，則使能信號(hào)發(fā)生器400可以產(chǎn)生高信號(hào)(即，第一使能信號(hào)到第四使能信號(hào)en1、en2、en3和en4)。

圖11是圖示在確定具有初始狀態(tài)的單元晶體管的狀態(tài)之后，圖3的非易失性存儲(chǔ)器件的操作的電路圖。在圖11中，與在圖3中所使用的相同的附圖標(biāo)記和標(biāo)志符表示相同的元件。參考圖11，由于第一使能信號(hào)en1從低信號(hào)改變?yōu)楦咝盘?hào)，因此第一開(kāi)關(guān)部分330的第四pmos晶體管pm34可以關(guān)斷。因此，在電源電壓線301和感測(cè)電路320之間的電連接可以變成開(kāi)路狀態(tài)。由于第二使能信號(hào)en2從低信號(hào)改變?yōu)楦咝盘?hào)，因此感測(cè)輸出接地部分340的第二nmos晶體管nm32可以導(dǎo)通。因此，感測(cè)輸出線303可以維持接地電壓，并且感測(cè)輸出信號(hào)sa_out可以維持為低信號(hào)。

由于第三使能信號(hào)en3從低信號(hào)改變?yōu)楦咝盘?hào)，因此電阻式負(fù)載/第二開(kāi)關(guān)部分350的第五pmos晶體管pm35可以關(guān)斷。因此，在電源電壓線301和位線bl之間的電連接可以變成開(kāi)路狀態(tài)。由于第四使能信號(hào)en4從低信號(hào)改變?yōu)楦咝盘?hào)，因此第三nmos晶體管nm33可以導(dǎo)通。因此，接地電壓可以被施加到第一節(jié)點(diǎn)c(即接地電壓可以被施加到位線bl和感測(cè)輸入線302)。換言之，用作單元晶體管的第一pmos晶體管pm31不會(huì)受到來(lái)自位線bl電壓的壓力，直到所有的讀取操作結(jié)束為止。

根據(jù)一些實(shí)施例，當(dāng)對(duì)具有初始狀態(tài)的單元晶體管執(zhí)行讀取操作時(shí)，在確定單元晶體管的狀態(tài)以后，在維持感測(cè)輸出電壓的同時(shí)，位線電壓被固定在接地電壓。因此，單元晶體管不會(huì)受到來(lái)自位線bl電壓的壓力，直到所有的讀取操作結(jié)束為止。

已經(jīng)出于說(shuō)明目的公開(kāi)了本發(fā)明構(gòu)思的實(shí)施例。本領(lǐng)域技術(shù)人員可以意識(shí)到：在不脫離所附權(quán)利要求所公開(kāi)的本發(fā)明構(gòu)思的范圍和精神的情況下，各種修改、添加和替換是可能的。