本發(fā)明屬于存儲(chǔ)器領(lǐng)域，具體說是一種為FLASH存儲(chǔ)器芯片提供編程電壓的升壓電路。

背景技術(shù)：

FPGA(現(xiàn)場(chǎng)可編程門陣列)是現(xiàn)代通信技術(shù)、電子技術(shù)、計(jì)算機(jī)技術(shù)、自動(dòng)化技術(shù)中廣泛采用的重要工具。FLASH存儲(chǔ)器是一種新型不揮發(fā)性半導(dǎo)體存儲(chǔ)器，它結(jié)合了其它存儲(chǔ)器的優(yōu)點(diǎn)，具有高密度、低成本和高可靠性的特點(diǎn)。而基于FLASH的FPGA芯片，則將二者有機(jī)地結(jié)合起來，從而實(shí)現(xiàn)了高密度存儲(chǔ)和傳輸功能。由于這種芯片具有低成本、存儲(chǔ)密度大的特點(diǎn)，已經(jīng)廣泛應(yīng)用于各個(gè)領(lǐng)域，包括PC及外設(shè)、電信交換機(jī)、網(wǎng)絡(luò)互連設(shè)備、儀器儀表、汽車電子，同時(shí)還包括新興的語音、圖像、數(shù)據(jù)存儲(chǔ)類產(chǎn)品。

基于FLASH單元的FPGA芯片中主要以FLASH存儲(chǔ)器為基礎(chǔ)，因此其性能主要取決于FLASH存儲(chǔ)器的性能?，F(xiàn)有設(shè)計(jì)中FLASH存儲(chǔ)器的性能主要體現(xiàn)在它的編程、讀出、擦除操作功能和速度上面，而每一種操作進(jìn)行時(shí)，都需要快速、準(zhǔn)確地給FLASH存儲(chǔ)單元的字線提供一種電壓狀態(tài)，從而使整個(gè)系統(tǒng)具有較高的可靠性。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明目的是提供一種FLASH存儲(chǔ)器編程電壓的升壓電路，可以提供高于電源電壓的編程電壓。

本發(fā)明為實(shí)現(xiàn)上述目的所采用的技術(shù)方案是：一種為FLASH存儲(chǔ)器芯片提供編程電壓的升壓電路，包括順序連接的N級(jí)升壓電路、輔助級(jí)電路和輸出級(jí)電路；

N級(jí)升壓電路，用于利用內(nèi)部產(chǎn)生的高壓來控制動(dòng)態(tài)的控制電荷傳輸管的柵極，輸出端Net_N節(jié)點(diǎn)輸出的電壓值至輔助級(jí)電路；

輔助級(jí)電路，用于給輸出級(jí)和N級(jí)升壓電路中的第N-1級(jí)增壓?jiǎn)卧⒌贜級(jí)增壓?jiǎn)卧峁┢秒妷海?/p>

輸出級(jí)電路，用于將N級(jí)升壓電路的輸出電壓V_{net_N}輸出用于提供編程電壓。

所述N級(jí)升壓電路單元包括N級(jí)增壓?jiǎn)卧?；從第一?jí)增壓?jiǎn)卧_始每3個(gè)相鄰的增壓?jiǎn)卧鳛橐粋€(gè)升壓模塊；

每個(gè)升壓模塊中的第一個(gè)增壓?jiǎn)卧妮斎攵伺c電源連接，反向時(shí)鐘輸入端和本級(jí)第二輸出端用于接收反相時(shí)鐘信號(hào)，本級(jí)第一輸出端與第二個(gè)增壓?jiǎn)卧妮斎攵诉B接；

每個(gè)升壓模塊中的第二個(gè)增壓?jiǎn)卧姆聪驎r(shí)鐘輸入端和本級(jí)第二輸出端用于連接時(shí)鐘信號(hào)，本級(jí)第一輸出端與第三個(gè)增壓?jiǎn)卧妮斎攵诉B接，輸入端與第三個(gè)增壓?jiǎn)卧姆聪驎r(shí)鐘輸入端連接；

每個(gè)升壓模塊中的第三個(gè)增壓?jiǎn)卧谋炯?jí)第一輸出端、本級(jí)第二輸出端分別與下一個(gè)升壓模塊中的第一個(gè)增壓?jiǎn)卧妮斎攵?、反向時(shí)鐘輸入端連接。

所述輔助級(jí)電路包括增壓?jiǎn)卧蚉MOS管Ma4；

增壓?jiǎn)卧妮斎攵伺cN級(jí)升壓電路單元中第N級(jí)增壓?jiǎn)卧谋炯?jí)第一輸出端即Net_N節(jié)點(diǎn)連接，反向時(shí)鐘輸入端與第N級(jí)增壓?jiǎn)卧妮斎攵?、輸出?jí)電路的反向時(shí)鐘輸入端連接，增壓?jiǎn)卧谋炯?jí)第一輸出端與PMOS管Ma4的S極連接，PMOS管Ma4的G極、D極連接后、與第N級(jí)增壓?jiǎn)卧碾姾蓚鬏敼艿囊r底、增壓?jiǎn)卧碾姾蓚鬏敼芤r底、輸出級(jí)的電荷傳輸管的襯底連接；一級(jí)增壓?jiǎn)卧谋炯?jí)第二輸入端用于連接時(shí)鐘信號(hào)。

增壓?jiǎn)卧姾蓚鬏敼芗碢MOS管M_i1、NMOS管M_i2、PMOS管M_i3和耦合電容C_i；

PMOS管M_i1的D極、NMOS管M_i2的G極、PMOS管M_i3的G極連接后作為輸入端，PMOS管M_i1的G極與NMOS管M_i2的D極、PMOS管M_i3的D極連接，NMOS管M_i2的S極作為反向時(shí)鐘輸入端，PMOS管M_i3的S極與PMOS管M_i1的S極連接后作為本級(jí)第一輸出端；本級(jí)第一輸出端連接耦合電容C_i后作為本級(jí)第二輸出端。

所述輸出級(jí)電路包括PMOS管M_o1、NMOS管M_o2、PMOS管M_o3o；

PMOS管M_o1的D極、NMOS管M_o2的G極、PMOS管M_o3的G極連接后作為輸入端，PMOS管M_o1的G極與NMOS管M_o2的D極、PMOS管M_o3的D極連接，NMOS管M_o2的S極作為反向時(shí)鐘輸入端，PMOS管M_o3的S極與PMOS管M_o1的S極連接后作為輸出端用于提供編程電壓，該輸出端還通過電容C_L接地。

本發(fā)明具有以下有益效果及優(yōu)點(diǎn)：

1.本發(fā)明提供了一種新型的FLASH存儲(chǔ)器編程電壓的升壓電路，可以利用N級(jí)升壓?jiǎn)卧?，一個(gè)輔助級(jí)和一個(gè)穩(wěn)壓輸出級(jí)提供FLASH存儲(chǔ)器高于電源電壓的編程電壓，保證了FLASH存儲(chǔ)單元在編程操作時(shí)具有較高的可靠性，使FLASH存儲(chǔ)器能夠高效穩(wěn)定地工作，提高了整個(gè)電路系統(tǒng)的性能。

2.N級(jí)升壓?jiǎn)卧捎昧薖MOS和NMOS輔助管，減小了電荷在傳輸管上導(dǎo)通電壓的損失。

附圖說明

圖1是本發(fā)明的FLASH存儲(chǔ)器編程電壓的升壓電路原理框圖；

圖2是本發(fā)明的電路圖。

具體實(shí)施方式

下面結(jié)合附圖及實(shí)施例對(duì)本發(fā)明做進(jìn)一步的詳細(xì)說明。

本發(fā)明提供了一種為FLASH存儲(chǔ)器芯片提供編程電壓的升壓電路的設(shè)計(jì)，包括N級(jí)升壓?jiǎn)卧?，一個(gè)輔助級(jí)和一個(gè)穩(wěn)壓輸出級(jí)。該升壓電路為低功耗設(shè)計(jì)的FLASH存儲(chǔ)器芯片編程操作時(shí)提供所需的電壓，升壓電路用于產(chǎn)生比芯片電源電壓高，或者比芯片接地電壓更低的電壓。升壓電路被廣泛使用與各種FLASH的存儲(chǔ)器，用來產(chǎn)生遠(yuǎn)比芯片電源電壓高的編程電壓，用于向浮柵注入/擦除電子。最大限度地滿足多種FLASH存儲(chǔ)器芯片的編程操作時(shí)所需的電壓，具有結(jié)構(gòu)簡(jiǎn)單、使用方便等優(yōu)點(diǎn)。

本發(fā)明提供的FLASH存儲(chǔ)器編程電壓的升壓電路包括：N級(jí)升壓?jiǎn)卧灰粋€(gè)輔助級(jí)；一個(gè)穩(wěn)壓輸出級(jí)。

N級(jí)升壓電路單元，利用內(nèi)部產(chǎn)生的高壓來動(dòng)態(tài)的控制電荷傳輸管的柵級(jí)，因此可以減小電荷在傳輸管上的導(dǎo)通電壓損失，這個(gè)過程主要是通過PMOS和NMOS輔助管完成。

輔助級(jí)，給第N-1級(jí)增壓?jiǎn)卧?，第N級(jí)增壓?jiǎn)卧洼敵黾?jí)提供偏置電壓，由于輔助級(jí)不用于輸出電流，因此其耦合電容比增壓?jiǎn)卧鸟詈想娙菪『芏唷?/p>

輸出級(jí)，主要用于隔離電荷泵內(nèi)部節(jié)點(diǎn)和輸出節(jié)點(diǎn)，用于減小輸出電壓的紋波，使得升壓電路輸出電壓Vout近似等于節(jié)點(diǎn)N的高電平電壓。

在一些實(shí)施方式中，N級(jí)升壓電路單元采用了一個(gè)電荷傳輸管Mi1，一個(gè)輔助NMOS管Mi2，一個(gè)輔助PMOS管Mi3和一個(gè)耦合電容Ci。

在一些實(shí)施方式中，其中所述輔助級(jí)，采用了兩個(gè)傳輸管Ma1和Ma4，一個(gè)輔助NMOS管Ma2，一個(gè)輔助PMOS管Ma3和一個(gè)耦合電容Ca，給第N-1級(jí)增壓?jiǎn)卧?，第N級(jí)增壓?jiǎn)卧洼敵黾?jí)提供偏置電壓。

在一些實(shí)施方式中，輸出級(jí)，采用了一個(gè)電荷傳輸管Mo1，一個(gè)輔助NMOS管Mo2，一個(gè)輔助PMOS管Mo3，用于隔離電荷泵內(nèi)部節(jié)點(diǎn)和輸出節(jié)點(diǎn)，用于減小輸出電壓的紋波，使得升壓電路輸出電壓Vout近似等于節(jié)點(diǎn)N的高電平電壓。圖1是本發(fā)明一實(shí)施方式的FLASH存儲(chǔ)器編程電壓的升壓電路原理框圖。

如圖1所示，該驅(qū)動(dòng)電路包括N級(jí)升壓?jiǎn)卧?，一個(gè)輔助級(jí)2和一個(gè)穩(wěn)壓輸出級(jí)3。

圖2示具體地顯示了圖1所示電路框圖中FLASH存儲(chǔ)器編程電壓的升壓電路的電路原理。

如圖2所示，根據(jù)一種實(shí)施方式，以第i級(jí)為例來解釋電荷傳輸過程，當(dāng)節(jié)點(diǎn)i-1的電壓值高于節(jié)點(diǎn)的電壓值時(shí)，Mi2導(dǎo)通，Mi3截止，Mi1的柵極將通過Mi2與節(jié)點(diǎn)i-2連通。此時(shí)，由于電荷傳輸?shù)脑?，前?jí)節(jié)點(diǎn)i-2的電壓將比節(jié)點(diǎn)i-1的電壓低許多。電荷傳輸管Mi1將工作在深線性區(qū)，電荷將會(huì)通過電荷傳輸管Mi1從節(jié)點(diǎn)i-1傳輸至節(jié)點(diǎn)i，直到節(jié)點(diǎn)i-1和節(jié)點(diǎn)i的電壓相等時(shí)，電荷停止傳輸。當(dāng)時(shí)鐘clk變?yōu)楦唠娖綍r(shí)，由于電容Ci的充電作用和電容Ci-1的放電作用，節(jié)點(diǎn)i-1的電壓將低于節(jié)點(diǎn)i的電壓時(shí)，Mi2截止，Mi3導(dǎo)通，使得電荷傳輸管Mi1的工作狀態(tài)如一個(gè)反向偏置的二極管，以阻止電荷反向傳輸。

由于電荷傳輸管是采用PMOS管設(shè)計(jì)的。因此，PMOS管的P+源擴(kuò)散區(qū)，n阱和p型襯底上會(huì)構(gòu)成了一個(gè)寄生的三極管。此時(shí)，若寄生三極管的集電結(jié)是反偏，三極管將進(jìn)入放大區(qū)，電荷將會(huì)流向襯底，從而會(huì)減小能量轉(zhuǎn)換效率。為了減小傳輸管上的襯底漏電流，在第i級(jí)(1<i<N)增壓?jiǎn)卧欣昧说?i+2)級(jí)的輸出節(jié)點(diǎn)來偏置電荷傳輸管的襯底N阱。這樣可以將寄生三極管的基極-發(fā)射極反偏，使三極管處于截止?fàn)顟B(tài)。雖然采用這種偏置方法會(huì)使得因襯偏效應(yīng)引起電荷傳輸管的閾值電壓增大。但由于電荷傳輸管采用了柵極動(dòng)態(tài)偏置的方法，在不考慮寄生電容和輸出電流的影響條件下，假設(shè)時(shí)鐘的電壓擺幅為VDD，則當(dāng)電荷傳輸管導(dǎo)通時(shí)，源柵電壓差約為2VDD，只要這個(gè)電壓比傳輸管的閾值電壓超出一定的值，襯偏效應(yīng)的影響就很小，這是比較容易實(shí)現(xiàn)的。由于第一級(jí)增壓?jiǎn)卧膫鬏敼茉趯?dǎo)通時(shí)源柵電壓差約為VDD，為了減小襯偏效應(yīng)的影響，沒有將其襯底接到第三級(jí)增壓?jiǎn)卧妮敵龉?jié)點(diǎn)上。

輔助級(jí)的作用是給第N-1級(jí)增壓?jiǎn)卧?，第N級(jí)增壓?jiǎn)卧洼敵黾?jí)提供偏置電壓，由于輔助級(jí)不用于輸出電流，因此其耦合電容比增壓?jiǎn)卧鸟詈想娙菪『芏?。輸出?jí)主要用于隔離電荷泵內(nèi)部節(jié)點(diǎn)和輸出節(jié)點(diǎn)，用于減小輸出電壓的紋波，使得電荷泵輸出電壓Vout近似等于節(jié)點(diǎn)N的高電平電壓。

根據(jù)上述實(shí)施方式，將電源電壓通過N級(jí)升壓電路上到所需的編程電壓值。

以上所述僅為本發(fā)明的實(shí)施例，并非因此限定本發(fā)明的專利保護(hù)范圍，本發(fā)明還可以對(duì)上述各種模塊進(jìn)行附加地改進(jìn)，或者是采用技術(shù)等同物進(jìn)行替換，例如：增加進(jìn)一步優(yōu)化的其他模塊等等。故凡運(yùn)用本發(fā)明的說明書及圖示內(nèi)容所作的等效結(jié)構(gòu)變化，或直接或間接運(yùn)用于其他相關(guān)技術(shù)領(lǐng)域均同理皆包含于本發(fā)明所涵蓋的范圍內(nèi)。