本公開涉及存儲器電路領(lǐng)域，并且更特別地涉及用于能夠補(bǔ)償電壓偏移的電路的動態(tài)感測放大器。

背景技術(shù)：

當(dāng)今廣泛地使用各種電子設(shè)備，諸如膝上型計算機(jī)、智能電話和平板計算機(jī)。這樣的電子設(shè)備通常包括微處理器、用于由微處理器在執(zhí)行應(yīng)用軟件時使用的易失性存儲裝置、以及用于長期存儲應(yīng)用和數(shù)據(jù)的非易失性存儲裝置。

在這樣的非易失性或易失性存儲器設(shè)備中使用感測放大器，以使得減小其位線上的電壓擺幅。在各種感測放大器配置中，在非易失性存儲器電路中使用交叉耦合式感測放大器。已知的交叉耦合式感測放大器包括“交叉耦合”在一對位線之間的一對反相器。每個反相器的輸入連接至一個位線并且其輸出連接至另一位線。交叉耦合式感測放大器提供快速信號放大。然而，實(shí)際上，很難提供具有完美匹配的晶體管的一對反相器。晶體管特性的失配例如可能在重置期間在反相器的輸出的兩端產(chǎn)生偏移電壓。這一偏移被反映到反相器的輸入。在特別不幸的場景中，被反映的偏移可能被檢測為表示數(shù)據(jù)比特的信號，因此產(chǎn)生數(shù)據(jù)誤差。這樣的數(shù)據(jù)誤差非常不期望，因?yàn)樗鼈兛赡茇?fù)面地影響電子設(shè)備的性能。

技術(shù)實(shí)現(xiàn)要素：

因此，需要新的感測放大器的開發(fā)，其降低了對晶體管特性的失配和偏移的靈敏度但仍然維持交叉耦合式感測放大器的快速響應(yīng)。

本實(shí)用新型內(nèi)容部分被提供用于介紹下面在詳細(xì)描述部分進(jìn)一步描述的概念的選擇。本實(shí)用新型內(nèi)容部分并非意圖識別要求保護(hù)的主題的關(guān)鍵或重要特征，也并非意圖用于幫助限制要求保護(hù)的主題的范圍。

第一方面涉及一種電子電路，包括：具有交叉耦合布置的第一反相器和第二反相器；以及補(bǔ)償電路裝置，被配置成分別根據(jù)第一位線信號和第二位線信號控制第一反相器和第二反相器的供電。

在一些實(shí)施例中，補(bǔ)償電路裝置包括：將第一位線信號耦合至第一反相器的供電端子的第一電容器；以及將第二位線信號耦合至第二反相器的供電端子的第二電容器。

在一些實(shí)施例中，第一反相器的供電端子包括高電壓供電端子；以及其中第二反相器的供電端子包括高電壓供電端子。

在一些實(shí)施例中，第一反相器的高電壓供電端子包括第一反相器的PMOS晶體管的源極節(jié)點(diǎn)；以及其中第二反相器的高電壓供電端子包括第二反相器的PMOS晶體管的源極節(jié)點(diǎn)。

在一些實(shí)施例中，第一反相器的供電端子包括低電壓供電端子；以及其中第二反相器的供電端子包括低電壓供電端子。

在一些實(shí)施例中，第一反相器的低電壓供電端子包括第一反相器的NMOS晶體管；以及其中第二反相器的低電壓供電端子包括第二反相器的NMOS晶體管。

在一些實(shí)施例中，補(bǔ)償電路裝置包括：將第一位線信號分別耦合至第一反相器的第一供電端子和第一反相器的第二供電端子的第一電容器和第二電容器；以及將第二位線信號分別耦合至第二反相器的第一供電端子和第二反相器的第二供電端子的第三電容器和第四電容器。

在一些實(shí)施例中，補(bǔ)償電路裝置還包括：第一開關(guān)，被配置用于在預(yù)充電模式中時短接第一反相器的輸入和輸出并且在感測模式中時去耦合第一反相器的輸入和輸出；以及第二開關(guān)，被配置用于在預(yù)充電模式中時短接第二反相器的輸入和輸出并且在感測模式中時去耦合第二反相器的輸入和輸出。

在一些實(shí)施例中，電子電路還包括被配置成對第一位線信號和第二位線信號預(yù)充電的第一預(yù)充電電路和第二預(yù)充電電路。

在一些實(shí)施例中，電子電路還包括耦合在第二反相器的輸出與第一反相器的輸入之間的第一濾波電容器、以及耦合在第一反相器的輸出與第二反相器的輸入之間的第二濾波電容器。

第二方面涉及一種電子電路，包括：第一反相器和第二反相器，具有交叉耦合布置并且均具有第一供電端子和第二供電端子；第一供電部件和第二供電部件的第一集合，耦合至第一反相器的第一供電端子和第二供電端子；第一供電部件和第二供電部件的第二集合，耦合至第二反相器的第一供電端子和第二供電端子；第一位線，電容性地耦合至在第一集合的第一供電部件與第一反相器的第一供電端子之間的第一節(jié)點(diǎn)；第二位線，電容性地耦合至在第二集合的第一供電部件與第二反相器的第一供電端子之間的第二節(jié)點(diǎn)；第一開關(guān)，耦合在第一反相器的輸入與輸出之間；以及第二開關(guān)，耦合在第二反相器的輸入與輸出之間。

在一些實(shí)施例中，第一位線還電容性地耦合至在第一集合的第二供電部件與第一反相器的第二供電端子之間的第三節(jié)點(diǎn)。

在一些實(shí)施例中，第二位線還電容性地耦合至在第二集合的第二供電部件與第二反相器的第二供電端子之間的第四節(jié)點(diǎn)。

在一些實(shí)施例中，電子電路的第一集合的第一供電部件和第二供電部件包括電阻器；以及其中電子電路的第二集合的第一供電部件和第二供電部件包括電阻器。

在一些實(shí)施例中，電子電路的第一集合的第一供電部件和第二供電部件包括電流源；以及其中電子電路的第二集合的第一供電部件和第二供電部件包括電流源。

在一些實(shí)施例中，電子電路的第一集合的第一供電部件包括具有耦合至電源電壓的源極以及耦合至在第一節(jié)點(diǎn)處的第一反相器的第一供電端子的漏極的PMOS晶體管；其中電子電路的第二集合的第一供電部件包括具有耦合至電源電壓的源極以及耦合至在第二節(jié)點(diǎn)處的第二反相器的第一供電端子的漏極的PMOS晶體管。

在一些實(shí)施例中，電子電路的第一集合的第二供電部件包括具有耦合至參考電壓的源極以及耦合至在第三節(jié)點(diǎn)處的第一反相器的第二供電端子的漏極的NMOS晶體管；以及其中電子電路的第二集合的第二供電部件包括具有耦合至參考電壓的源極以及耦合至在第四節(jié)點(diǎn)處的第二反相器的第二供電端子的漏極的NMOS晶體管，其中所述第三節(jié)點(diǎn)在所述第一集合的第二供電部件與所述第一反相器的第二供電端子之間，并且所述第四節(jié)點(diǎn)在所述第二集合的第二供電部件與所述第二反相器的第二供電端子之間。

在一些實(shí)施例中，電子電路還包括：第一預(yù)充電電路，預(yù)充電第一位線并且將第一位線耦合至第一反相器的第一供電端子和第二供電端子；以及第二預(yù)充電電路，預(yù)充電第二位線并且將第二位線耦合至第二反相器的第一供電端子和第二供電端子。

第三方面涉及一種電子電路，包括：第一反相器，具有信號輸入、信號輸出、高電壓供電端子和低電壓供電端子；第二反相器，具有信號輸入、信號輸出、高電壓供電端子和低電壓供電端子；其中第一反相器的信號輸入耦合至第二反相器的信號輸出，以及其中第二反相器的信號輸入耦合至第一反相器的信號輸出；第一晶體管，具有耦合至電源節(jié)點(diǎn)的第一導(dǎo)電端子、耦合至第一反相器的高電壓供電端子的第二導(dǎo)電端子、以及耦合至第一節(jié)點(diǎn)的控制端子；第二晶體管，具有耦合至電源節(jié)點(diǎn)的第一導(dǎo)電端子、耦合至第二反相器的高電壓供電端子的第二導(dǎo)電端子、以及耦合至第二節(jié)點(diǎn)的控制端子；第一位線，電容性地耦合至第一節(jié)點(diǎn)；以及第二位線，電容性地耦合至第二節(jié)點(diǎn)。

在一些實(shí)施例中，電子電路還包括耦合在第一反相器的信號輸入與信號輸出之間的第一開關(guān)。

在一些實(shí)施例中，電子電路還包括耦合在第二反相器的信號輸入與信號輸出之間的第二開關(guān)。

第四方面涉及一種電子電路，包括：第一反相器，具有信號輸入、信號輸出、高電壓供電端子和低電壓供電端子；第二反相器，具有信號輸入、信號輸出、高電壓供電端子和低電壓供電端子；其中第一反相器的信號輸入耦合至第二反相器的信號輸出，以及其中第二反相器的信號輸入耦合至第一反相器的信號輸出；第一晶體管，具有耦合至第一反相器的低電壓供電端子的第一導(dǎo)電端子、耦合至參考節(jié)點(diǎn)的第二導(dǎo)電端子、以及耦合至第一節(jié)點(diǎn)的控制端子；第二晶體管，具有耦合至第二反相器的低電壓供電端子的第一導(dǎo)電端子、耦合至參考節(jié)點(diǎn)的第二導(dǎo)電端子、以及耦合至第二節(jié)點(diǎn)的控制端子；第一位線，電容性地耦合至第一節(jié)點(diǎn)；以及第二位線，電容性地耦合至第二節(jié)點(diǎn)。

在一些實(shí)施例中，電子電路還包括耦合在第一反相器的信號輸入與信號輸出之間的第一開關(guān)。

在一些實(shí)施例中，電子電路還包括耦合在第二反相器的信號輸入與信號輸出之間的第二開關(guān)。

第五方面涉及一種電子電路，包括：具有交叉耦合布置的第一反相器和第二反相器；以及補(bǔ)償電路裝置，被配置成分別根據(jù)第一位線信號和第二位線信號控制第一反相器和第二反相器的供電；其中補(bǔ)償電路裝置包括：第一電容器，將第一位線信號耦合至第一反相器的PMOS晶體管的源極節(jié)點(diǎn)；以及第二電容器，將第二位線信號耦合至第二反相器的PMOS晶體管的源極節(jié)點(diǎn)。

各個實(shí)施例所提供的感測放大器具有各種優(yōu)點(diǎn)。例如，感測放大器比傳統(tǒng)感測放大器更快地切換，這有助于降低功耗，并且使得感測放大器能夠使用低電壓來工作。

附圖說明

圖1是根據(jù)本公開的感測放大器的示意圖。

圖2是根據(jù)本公開的圖1的感測放大器核的替選設(shè)計的示意圖。

圖3是示出響應(yīng)于大的輸入信號的圖1的感測放大器的響應(yīng)的曲線圖。

圖4是示出第一和第二位線信號的預(yù)充電及其衰減隨著時間的曲線圖。

具體實(shí)施方式

在下面的描述中，給出大量細(xì)節(jié)以提供對本公開的理解。然而，本領(lǐng)域技術(shù)人員應(yīng)當(dāng)理解，本公開的實(shí)施例可以在沒有這些具體細(xì)節(jié)的情況下來實(shí)踐，并且來自所描述的實(shí)施例的大量變型或修改是可能的。

初始參考圖1，現(xiàn)在描述感測放大器電路100。感測放大器電路100包括感測放大器核110，感測放大器核110具有耦合以分別從第一預(yù)充電電路120和第二預(yù)充電電路130接收第一位線信號IL和第二位線信號IR的一對差分輸入?，F(xiàn)在，將在描述感測放大器核110之前，簡要描述預(yù)充電電路120、130。

第一預(yù)充電電路120包括在電源節(jié)點(diǎn)Vcc與第一位線BL1之間的具有漏極-漏極耦合布置的PMOS晶體管T5和NMOS晶體管T6。晶體管T5的柵極由預(yù)充電控制信號PC來控制。反相器INV3從NMOS晶體管T6的源極接收輸入并且向其柵極提供輸出。第一位線信號IL從在PMOS晶體管T5與NMOS晶體管T6之間的節(jié)點(diǎn)抽頭。

第二預(yù)充電電路130包括在電源節(jié)點(diǎn)Vcc與第二位線BL2之間的具有漏極-漏極耦合布置的PMOS晶體管T7和NMOS晶體管T8。晶體管T7的柵極由預(yù)充電控制信號PC來控制。反相器INV4從NMOS晶體管T8的源極接收輸入并且向其柵極提供輸出。第一位線信號IR從在PMOS晶體管T7與NMOS晶體管T8之間的節(jié)點(diǎn)處抽頭。

存儲器142具有多個列，包括第一列144a和第二列144b。列解碼器140耦合至第一和第二列144a、144b，并且分別輸出第一位線信號BL1和第二位線信號BL2。

現(xiàn)在描述感測放大器核110。感測放大器核110包括具有交叉耦合布置的第一反相器INV1和第二反相器INV2。

第一反相器INV1具有耦合至PMOS晶體管T1的漏極的第一供電端子111a(即反相器的PMOS晶體管的源極端子)，PMOS晶體管T1的源極耦合至電源節(jié)點(diǎn)Vcc并且柵極耦合至偏置信號Bias-P。第一反相器INV1還具有耦合至晶體管T2的漏極的第二供電端子111b(即反相器的NMOS晶體管的源極端子)，晶體管T2的柵極耦合至偏置信號Bias-N并且源極耦合至參考節(jié)點(diǎn)Vss。一對電容器CL1、CL2將第一位線信號IL電容性地耦合至第一反相器INV1的第一和第二供電端子111a、111b，并且用于阻擋第一位線信號IL的DC分量。開關(guān)S1耦合在第一反相器INV1的輸入與輸出之間。

第二反相器INV2具有耦合至PMOS晶體管T3的漏極的第一供電端子112a(即反相器的PMOS晶體管的源極端子)，PMOS晶體管T3的柵極耦合至偏置信號Bias-P并且源極耦合至供電節(jié)點(diǎn)Vcc。第二反相器INV2還具有耦合至晶體管T4的漏極的第二供電端子112b(即反相器的NMOS晶體管的源極端子)，晶體管T4的柵極耦合至偏置信號Bias-N并且源極耦合至參考節(jié)點(diǎn)Vss。一對電容器CR1、CR2將第二位線信號IR電容性地耦合至第二反相器INV2的第一和第二供電端子112a、112b，并且用于阻擋第二位線信號IR的DC分量。開關(guān)S2耦合在第二反相器INV2的輸入與輸出之間。

第一反相器INV1的輸出通過濾波電容器CF2耦合至第二反相器INV2的輸入，第二反相器INV2的輸出通過濾波電容器CF1耦合至第一反相器INV1的輸入。

控制電路150生成預(yù)充電控制信號PC以及用于開關(guān)S1、S2的控制信號S1、S2。偏置生成器152生成偏置信號Bias-P、Bias-N。

在操作中，在存儲器142中，第一和第二位線BL1、BL2同時被選擇，但是僅一個字線被選擇。第一和第二位線BL1、BL2分別讀出列144a、144b，但是例如僅列144a的字線被選擇。因此，第二位線BL2不表示數(shù)據(jù)，而是提供電容負(fù)載以平衡感測放大器100。在其他應(yīng)用中，第一位線BL1提供電容負(fù)載，而第二位線BL2從所選擇的字線提供數(shù)據(jù)。

當(dāng)預(yù)充電電路120、130通過預(yù)充電控制信號PC被激活而進(jìn)入預(yù)充電階段時，PMOS晶體管T1和T3因此接通。實(shí)現(xiàn)了平衡，使得在晶體管T6、T8的源極處的第一和第二位線BL1、BL2大致在反相器INV1、INV2的過渡點(diǎn)。當(dāng)PMOS晶體管T1、T3接通時，NMOS晶體管T2、T4的漏極通過PMOS晶體管T1、T3保持在Vcc。當(dāng)預(yù)充電控制信號PC翻轉(zhuǎn)時，在從反相器INV1、INV2的供電端子111a、111b和112a、112b汲取的電流的驅(qū)動下，NMOS晶體管T2、T4的漏極線性下降。由于耦合至BL1的字線被激活而耦合至BL2的字線沒有被激活，所以電流I1和I2不同。根據(jù)I1和I2哪個更大，信號IL或IR之一比另一個更快地衰減。

感測放大器核110用于檢測信號IL和IR的包絡(luò)之間的差異。開關(guān)S1和S2在預(yù)充電階段期間閉合。預(yù)充電階段經(jīng)由預(yù)充電控制信號PC過渡到斷開晶體管T5和T7而結(jié)束。之后，感測放大器100進(jìn)入感測階段。

在感測階段中，當(dāng)?shù)谝缓偷诙痪€信號IL和IR分別下降至給定門限點(diǎn)之下時，開關(guān)S1和S2斷開。當(dāng)在感測階段中時，感測放大器核110如亞穩(wěn)態(tài)鎖存器那樣響應(yīng)。當(dāng)?shù)谝晃痪€信號IL和第二位線信號IR隨著時間衰減時，調(diào)節(jié)反相器INV1和INV2區(qū)分邏輯低與邏輯高的門限。因此，由反相器INV1和INV2最終輸出的值取決于通過第一位線信號IL和第二位線信號IR向反相器INV1和INV2的供電端子傳送的差分信號。圖4中示出了針對一個實(shí)例存儲器值的IL和IR隨著時間的實(shí)例曲線圖。

在圖4所示的實(shí)例曲線圖中，第二位線信號IR(標(biāo)記為B)與第一位線信號IL(標(biāo)記為A)相比隨著時間以更大的速率衰減。第二位線信號IR分別通過電容器CR1和CR2被傳送給節(jié)點(diǎn)112a和112b。第二位線信號IR的衰減夾斷反相器INV2的PMOS晶體管，同時接通反相器INV2的NMOS晶體管。如果第二位線信號IR以比第一位線信號IL更快的速率衰減，則INV2的PMOS晶體管將比反相器INV1的PMOS晶體管更快地夾斷，并且INV2的NMOS晶體管將比反相器INV1的NMOS晶體管更快地接通。這最終引起反相器INV2的輸出比反相器INV1的輸出更快地被驅(qū)動為低，導(dǎo)致INV2的輸出低而INV1的輸出高的狀態(tài)。

相反，如果第一位線信號IL比第二位線信號IR隨著時間更尖銳地衰減，則第一反相器INV1最終將輸出邏輯高并且第二反相器INV2將輸出邏輯低。感測放大器10的輸出可以從反相器INV1的輸出或者反相器INV2的輸出來讀取。圖3示出了響應(yīng)于大的輸入信號的感測放大器100的響應(yīng)。

應(yīng)當(dāng)理解，可以使用感測放大器核110的替選實(shí)現(xiàn)。例如，在圖2所示的感測放大器核110'的實(shí)現(xiàn)中，使用電阻器R1-R4取代晶體管T1-T4。

本文中描述的感測放大器100提供各種優(yōu)點(diǎn)。例如，感測放大器100比傳統(tǒng)感測放大器更快地切換，因?yàn)楫?dāng)開關(guān)S1和S2斷開時，沒有電容被充電或放電。這有助于降低功耗，并且使得感測放大器100能夠使用低電壓來工作。

雖然本文中已經(jīng)參考特定裝置、材料和實(shí)施例描述了在前描述，然而其并非意圖限于本文中公開的特別說明；相反，其擴(kuò)展至諸如在所附權(quán)利要求的范圍內(nèi)的所有功能上等同的結(jié)構(gòu)、方法和用途。