本發(fā)明涉及集成電路技術(shù)領(lǐng)域，更具體的說(shuō)，涉及一種三維存儲(chǔ)器適應(yīng)性操作裝置以及方法。

背景技術(shù)：

隨著科學(xué)技術(shù)的進(jìn)步，半導(dǎo)體存儲(chǔ)器件在人類(lèi)社會(huì)中所起到的作用越來(lái)越重要，與此同時(shí)，人們對(duì)半導(dǎo)體存儲(chǔ)器性能、成本等的要求也越來(lái)越高。由于半導(dǎo)體技術(shù)和工藝的發(fā)展，具有垂直溝道晶體管的半導(dǎo)體存儲(chǔ)器被開(kāi)發(fā)出并成功用于產(chǎn)業(yè)之中，這樣的存儲(chǔ)器件通常會(huì)被稱(chēng)為三維存儲(chǔ)器。與之前僅僅具有平面溝道晶體管的存儲(chǔ)器相比，三維存儲(chǔ)器可以在相同芯片面積上獲得更多的存儲(chǔ)節(jié)點(diǎn)，從而增加存儲(chǔ)器的集成度，降低成本。

三維存儲(chǔ)器在制造過(guò)程中，由于工藝誤差，必然導(dǎo)致三維存儲(chǔ)器的字線(xiàn)、位線(xiàn)以及溝道通孔的實(shí)際參數(shù)均與標(biāo)準(zhǔn)參數(shù)存在差異性，所述差異性將影響三維存儲(chǔ)器的數(shù)據(jù)讀取、編程和擦除操作的可靠性。

技術(shù)實(shí)現(xiàn)要素：

為了解決上述問(wèn)題，本發(fā)明提供了一種三維存儲(chǔ)器適應(yīng)性操作裝置以及方法，通過(guò)調(diào)節(jié)所述電壓產(chǎn)生電路的輸出電壓的幅值，通過(guò)所述電壓選通電路選擇所述輸出電壓并且控制選中輸出電壓的選通時(shí)間，調(diào)節(jié)所述存儲(chǔ)陣列的讀取、編程和擦除信號(hào)的準(zhǔn)確性，提高了存儲(chǔ)器數(shù)據(jù)的可靠性。

為了實(shí)現(xiàn)上述目的，本發(fā)明提供如下技術(shù)方案：

一種三維存儲(chǔ)器適應(yīng)性操作裝置，所述三維存儲(chǔ)器適應(yīng)性操作裝置包括：三維存儲(chǔ)器、字線(xiàn)譯碼器、電壓選通電路、電壓產(chǎn)生電路以及控制電路；所述三維存儲(chǔ)器具有存儲(chǔ)陣列；

所述電壓產(chǎn)生電路依次通過(guò)所述電壓選通電路以及所述字線(xiàn)譯碼器與所述存儲(chǔ)陣列連接；

所述控制電路分別與所述電壓產(chǎn)生電路、所述電壓選通電路、所述字線(xiàn)譯碼器以及所述存儲(chǔ)陣列連接；

其中，所述控制電路用于調(diào)節(jié)所述電壓產(chǎn)生電路的輸出電壓的幅值，并通過(guò)控制所述電壓選通電路在所述輸出電壓中進(jìn)行選擇，控制選中輸出電壓的選通時(shí)間，以調(diào)節(jié)所述存儲(chǔ)陣列的讀取、編程和擦除信號(hào)的準(zhǔn)確性。

優(yōu)選的，在上述三維存儲(chǔ)器適應(yīng)性操作裝置中，所述控制電路包括：可配置操作算法裝置、核心控制器、頁(yè)面緩沖器以及輸入輸出緩沖器；

所述可配置操作算法裝置分別與所述電壓產(chǎn)生電路、所述電壓選通電路、所述字線(xiàn)譯碼器以及所述核心控制器連接；

所述頁(yè)面緩沖器分別與所述電壓選通電路、所述存儲(chǔ)陣列、所述核心控制器以及所述輸入輸出緩沖器連接；

所述核心控制器與所述輸入輸出緩沖器連接。

優(yōu)選的，在上述三維存儲(chǔ)器適應(yīng)性操作裝置中，所述可配置操作算法裝置包括：

與所述電壓產(chǎn)生電路連接的第一電路，所述第一電路用于通過(guò)第一信號(hào)調(diào)節(jié)所述電壓產(chǎn)生電路的輸出電壓的幅值；

與所述電壓選通電路連接的第二電路，所述第二電路用于通過(guò)第二信號(hào)調(diào)節(jié)所述電壓選通電路的開(kāi)關(guān)狀態(tài)，以選擇所述輸出電壓并且控制選中輸出電壓的選通時(shí)間；

與所述字線(xiàn)譯碼器連接的第三電路，所述第三電路用于通過(guò)第三信號(hào)控制所述字線(xiàn)譯碼器的開(kāi)關(guān)狀態(tài)。

優(yōu)選的，在上述三維存儲(chǔ)器適應(yīng)性操作裝置中，所述第二電路包括：

寄存器堆，所述寄存器堆具有n個(gè)寄存器組，每個(gè)寄存器組具有m個(gè)寄存器；

多路選通器，所述多路選通器具有控制端、輸入端以及輸出端；所述控制端與所述核心處理器連接，所述輸入端與所述寄存器堆連接，所述輸出端通過(guò)譯碼電路與所述電壓選通電路連接。

優(yōu)選的，在上述三維存儲(chǔ)器適應(yīng)性操作裝置中，所述電壓產(chǎn)生電路包括多個(gè)高壓發(fā)生器；

所述電壓選通電路包括多個(gè)與所述高壓發(fā)生器一一對(duì)應(yīng)的開(kāi)關(guān)管，所述開(kāi)關(guān)管具有控制電極、輸入電極以及輸出電極；

其中，所述開(kāi)關(guān)管的控制電極與所述譯碼電路連接，輸入電極與對(duì)應(yīng)的所述高壓發(fā)生器連接，輸入電極與對(duì)應(yīng)的所述高壓發(fā)生器連接。

優(yōu)選的，在上述三維存儲(chǔ)器適應(yīng)性操作裝置中，所述開(kāi)關(guān)管為pmos、或cmos、或nmos。

本發(fā)明實(shí)施例還提供了一種三維存儲(chǔ)器適應(yīng)性操作方法，用于上述三維存儲(chǔ)器適應(yīng)性操作裝置，所述三維存儲(chǔ)器適應(yīng)性操作方法包括：

通過(guò)調(diào)節(jié)輸出到字線(xiàn)或者位線(xiàn)的電壓的幅值以及選通時(shí)間，以調(diào)節(jié)所述存儲(chǔ)陣列的讀取、編程和擦除信號(hào)的準(zhǔn)確性。

通過(guò)上述描述可知，本發(fā)明技術(shù)方案提供的三維存儲(chǔ)器適應(yīng)性操作裝置包括：三維存儲(chǔ)器、字線(xiàn)譯碼器、電壓選通電路、電壓產(chǎn)生電路以及控制電路；所述三維存儲(chǔ)器具有存儲(chǔ)陣列；所述電壓產(chǎn)生電路依次通過(guò)所述電壓選通電路以及所述字線(xiàn)譯碼器與所述存儲(chǔ)陣列連接；所述控制電路分別與所述電壓產(chǎn)生電路、所述電壓選通電路、所述字線(xiàn)譯碼器以及所述存儲(chǔ)陣列連接；其中，所述控制電路用于調(diào)節(jié)所述電壓產(chǎn)生電路的輸出電壓的幅值，并通過(guò)控制所述電壓選通電路在所述輸出電壓中進(jìn)行選擇，控制選中輸出電壓的選通時(shí)間，以調(diào)節(jié)所述存儲(chǔ)陣列的讀取、編程和擦除信號(hào)的準(zhǔn)確性?？梢?jiàn)，本發(fā)明技術(shù)方案所述三維存儲(chǔ)器適應(yīng)性操作裝置以及方法通過(guò)調(diào)節(jié)所述電壓產(chǎn)生電路的輸出電壓的幅值，通過(guò)所述電壓選通電路選擇所述輸出電壓并且控制選中輸出電壓的選通時(shí)間，調(diào)節(jié)所述存儲(chǔ)陣列的讀取、編程和擦除信號(hào)的準(zhǔn)確性，提高了存儲(chǔ)器數(shù)據(jù)的可靠性。

附圖說(shuō)明

為了更清楚地說(shuō)明本發(fā)明實(shí)施例或現(xiàn)有技術(shù)中的技術(shù)方案，下面將對(duì)實(shí)施例或現(xiàn)有技術(shù)描述中所需要使用的附圖作簡(jiǎn)單地介紹，顯而易見(jiàn)地，下面描述中的附圖僅僅是本發(fā)明的實(shí)施例，對(duì)于本領(lǐng)域普通技術(shù)人員來(lái)講，在不付出創(chuàng)造性勞動(dòng)的前提下，還可以根據(jù)提供的附圖獲得其他的附圖。

圖1為本發(fā)明實(shí)施例提供的一種三維存儲(chǔ)器適應(yīng)性操作裝置的結(jié)構(gòu)示意圖；

圖2為本發(fā)明實(shí)施例提供的另一種三維存儲(chǔ)器適應(yīng)性操作裝置的結(jié)構(gòu)示意圖；

圖3為本發(fā)明實(shí)施例提供的又一種三維存儲(chǔ)器適應(yīng)性操作裝置的結(jié)構(gòu)示意圖；

圖4為本發(fā)明實(shí)施例提供的一種可配置操作算法裝置的結(jié)構(gòu)示意圖；

圖5為本發(fā)明實(shí)施例提供的一種輸出到字線(xiàn)或者位線(xiàn)的電壓的波形圖。

具體實(shí)施方式

下面將結(jié)合本發(fā)明實(shí)施例中的附圖，對(duì)本發(fā)明實(shí)施例中的技術(shù)方案進(jìn)行清楚、完整地描述，顯然，所描述的實(shí)施例僅僅是本發(fā)明一部分實(shí)施例，而不是全部的實(shí)施例?；诒景l(fā)明中的實(shí)施例，本領(lǐng)域普通技術(shù)人員在沒(méi)有做出創(chuàng)造性勞動(dòng)前提下所獲得的所有其他實(shí)施例，都屬于本發(fā)明保護(hù)的范圍。

為使本發(fā)明的上述目的、特征和優(yōu)點(diǎn)能夠更加明顯易懂，下面結(jié)合附圖和具體實(shí)施方式對(duì)本發(fā)明作進(jìn)一步詳細(xì)的說(shuō)明。

參考圖1，圖1為本發(fā)明實(shí)施例提供的一種三維存儲(chǔ)器適應(yīng)性操作裝置的結(jié)構(gòu)示意圖，所述三維存儲(chǔ)器適應(yīng)性操作裝置包括：三維存儲(chǔ)器、字線(xiàn)譯碼器13、電壓選通電路12、電壓產(chǎn)生電路11以及控制電路15；所述三維存儲(chǔ)器具有存儲(chǔ)陣列14。

如圖1所示，所述電壓產(chǎn)生電路11依次通過(guò)所述電壓選通電路12以及所述字線(xiàn)譯碼器13與所述存儲(chǔ)陣列連接14。所述控制電路15分別與所述電壓產(chǎn)生電路11、所述電壓選通電路12、所述字線(xiàn)譯碼器13以及所述存儲(chǔ)陣列14連接。所述字線(xiàn)譯碼器13與所述存儲(chǔ)陣列連接14通過(guò)字線(xiàn)wl連接。所述控制電路15與所述存儲(chǔ)陣列連接14通過(guò)位線(xiàn)bl連接。

具體的，所述控制電路15分別通過(guò)獨(dú)立的端口與所述電壓產(chǎn)生電路11、所述電壓選通電路12、所述字線(xiàn)譯碼器13以及所述存儲(chǔ)陣列14連接。所述電壓產(chǎn)生電路11分別通過(guò)獨(dú)立的端口與所述電壓選通電路12以及所述控制電路15連接。所述電壓選通電路12分別通過(guò)獨(dú)立的端口與所述電壓產(chǎn)生電路11、所述字線(xiàn)譯碼器13以及所述控制電路15連接。所述字線(xiàn)譯碼器13分別通過(guò)獨(dú)立的端口與所述電壓選通電路12、所述存儲(chǔ)陣列連接14以及所述控制電路15連接。所述存儲(chǔ)陣列連接14分別通過(guò)獨(dú)立的端口與所述字線(xiàn)譯碼器13以及所述控制電路15連接。

其中，所述控制電路15用于調(diào)節(jié)所述電壓產(chǎn)生電路11的輸出電壓的幅值，并通過(guò)控制所述電壓選通電路12在所述輸出電壓中進(jìn)行選擇，控制選中輸出電壓的選通時(shí)間，以調(diào)節(jié)所述存儲(chǔ)陣列14的讀取、編程和擦除信號(hào)的準(zhǔn)確性。

所述控制電路15通過(guò)第一信號(hào)vg_control調(diào)節(jié)所述電壓產(chǎn)生電路11的輸出電壓的幅值，通過(guò)第二信號(hào)sw_control調(diào)節(jié)所述電壓選通電路12的開(kāi)關(guān)狀態(tài)，以選擇所述輸出電壓，控制選中輸出電壓的選通時(shí)間，通過(guò)第三信號(hào)wd_control控制所述字線(xiàn)譯碼器13的開(kāi)關(guān)狀態(tài)。

本發(fā)明實(shí)施例所述三維存儲(chǔ)器適應(yīng)性操作裝置中，所述控制電路15的結(jié)構(gòu)如圖2所示。

參考圖2，圖2為本發(fā)明實(shí)施例提供的另一種三維存儲(chǔ)器適應(yīng)性操作裝置的結(jié)構(gòu)示意圖，圖2所示三維存儲(chǔ)器適應(yīng)性操作裝置在圖1所示三維存儲(chǔ)器適應(yīng)性操作裝置的基礎(chǔ)上，所述控制電路15包括：可配置操作算法裝置151、核心控制器152、頁(yè)面緩沖器153以及輸入輸出緩沖器154。

如圖2所示，所述可配置操作算法裝置151分別與所述電壓產(chǎn)生電路11、所述電壓選通電路12、所述字線(xiàn)譯碼器13以及所述核心控制器連接152。所述頁(yè)面緩沖器153分別與所述電壓選通電路12、所述存儲(chǔ)陣列14、所述核心控制器152以及所述輸入輸出緩沖器連接154。所述核心控制器152與所述輸入輸出緩沖器154連接。所述可配置操作算法裝置151根據(jù)所述核心控制器152的指令生成所述第一信號(hào)vg_control、所述第二信號(hào)sw_control以及所述第三信號(hào)wd_control。所述核心控制器152還通過(guò)第四信號(hào)pb_control控制所述頁(yè)面緩沖器153的開(kāi)關(guān)狀態(tài)。

具體的，所述頁(yè)面緩沖器153通過(guò)所述位線(xiàn)bl與所述存儲(chǔ)陣列14連接。所述可配置操作算法裝置151分別通過(guò)獨(dú)立的端口與所述電壓產(chǎn)生電路11、所述電壓選通電路12、所述字線(xiàn)譯碼器13以及所述核心控制器152連接。所述核心控制器152分別通過(guò)獨(dú)立的端口與所述可配置操作算法裝置151、所述頁(yè)面緩沖器153以及所述輸入輸出緩沖器154連接。所述頁(yè)面緩沖器153分別通過(guò)獨(dú)立的端口與所述電壓選通電路12、所述存儲(chǔ)陣列14、所述核心控制器152以及所述輸入輸出緩沖器154連接。所述輸入輸出緩沖器154分別通過(guò)獨(dú)立的端口與所述核心控制器152以及所述頁(yè)面緩沖器153連接。

在本發(fā)明實(shí)施例所述三維存儲(chǔ)器適應(yīng)性操作裝置中，所述可配置操作算法裝置151如圖3所示。

參考圖3，圖3為本發(fā)明實(shí)施例提供的又一種三維存儲(chǔ)器適應(yīng)性操作裝置的結(jié)構(gòu)示意圖，圖3所示三維存儲(chǔ)器適應(yīng)性操作裝置在圖2所示三維存儲(chǔ)器適應(yīng)性操作裝置的基礎(chǔ)上，所述可配置操作算法裝置151包括：與所述電壓產(chǎn)生電路連接的第一電路a，所述第一電路a用于通過(guò)第一信號(hào)vg_control調(diào)節(jié)所述電壓產(chǎn)生電路的輸出電壓的幅值；與所述電壓選通電路連接的第二電路b，所述第二電b路用于通過(guò)第二信號(hào)sw_control調(diào)節(jié)所述電壓選通電路的開(kāi)關(guān)狀態(tài)，以選擇所述輸出電壓，控制選中輸出電壓的選通時(shí)間；與所述字線(xiàn)譯碼器連接的第三電路c，所述第三電路c用于通過(guò)第三信號(hào)wd_control控制所述字線(xiàn)譯碼器的開(kāi)關(guān)狀態(tài)。

所述核心控制器152分別通過(guò)獨(dú)立的端口與所述第一電路a、第二電路b以及第三電路c連接。所述第二電路b分別通過(guò)獨(dú)立的端口與所述第一電路a以及第三電路c連接。

本發(fā)明實(shí)施例所述三維存儲(chǔ)器適應(yīng)性操作裝置中，所述第二電路b的結(jié)構(gòu)可以如圖4所示。

參考圖4，圖4為本發(fā)明實(shí)施例提供的一種可配置操作算法裝置的結(jié)構(gòu)示意圖，圖4中示出了151中第二電路b的電路構(gòu)造，未示出第一電路a以及第三電路c的詳細(xì)結(jié)構(gòu)。第一電路a以及第三電路c的詳細(xì)結(jié)構(gòu)可以通過(guò)具有相應(yīng)功能的集成電路實(shí)現(xiàn)，本發(fā)明實(shí)施例中，不限定第一電路a以及第三電路c的具體實(shí)現(xiàn)方式。第一電路a以及第三電路c可以通過(guò)寄存器堆實(shí)現(xiàn)與第二電路b的連接。

如圖4所示，所示第二電路包括：寄存器堆，多路選通器mux以及譯碼電路dec。

所述寄存器堆具有n個(gè)寄存器組，每個(gè)寄存器組具有m個(gè)寄存器。圖4所示實(shí)施方式中，示出了第一寄存器組stagereg1、第二寄存器組stagereg2、…、第n寄存器組stageregn。m與n均為正整數(shù)。m等于寄存器的寬度，n等于時(shí)間段總數(shù)。

所述多路選通器mux具有控制端、輸入端以及輸出端。所述控制端與所述核心處理器152連接，以獲取與讀取、編程和擦除操作過(guò)程的時(shí)間信息。所述輸入端與所述寄存器堆連接，一個(gè)輸入端對(duì)應(yīng)一組寄存器組。所述輸出端通過(guò)譯碼電路dec與所述電壓選通電路12連接。

圖4所示實(shí)施方式中，所述電壓產(chǎn)生電路11包括多個(gè)高壓發(fā)生器hvgenerator。所述電壓選通電路包括多個(gè)與所述高壓發(fā)生器hvgenerator一一對(duì)應(yīng)的開(kāi)關(guān)管sw，所述開(kāi)關(guān)管sw具有控制電極、輸入電極以及輸出電極。其中，所述開(kāi)關(guān)管sw的控制電極與所述譯碼電路dec連接，輸入電極與對(duì)應(yīng)的所述高壓發(fā)生器hvgenerator連接。所述開(kāi)關(guān)管sw與所述dec的輸出端一一對(duì)應(yīng)連接。

圖4中，所述電壓產(chǎn)生電路11具有2^m個(gè)所述高壓發(fā)生器hvgenerator，依次輸出信號(hào)v1、v2、…、v2^m-1、v2^m。譯碼電路dec具有2^m個(gè)輸出端。

可選的，在本發(fā)明實(shí)施例中，所述開(kāi)關(guān)管sw可以為pmos、或cmos、或nmos。

本發(fā)明實(shí)施例所述三維存儲(chǔ)器適應(yīng)性操作裝置中，控制器可以根據(jù)三維存儲(chǔ)器的字線(xiàn)wl的阻抗值以及三維存儲(chǔ)器的位線(xiàn)bl的阻抗值調(diào)節(jié)輸出到字線(xiàn)或者位線(xiàn)的電壓的幅值以及選通時(shí)間，以調(diào)節(jié)所述存儲(chǔ)陣列的讀取、編程和擦除信號(hào)的準(zhǔn)確性。此時(shí)，所述三維存儲(chǔ)器適應(yīng)性操作裝置還包括：與字線(xiàn)wl連接的第一測(cè)試電路，用于測(cè)試字線(xiàn)wl的阻抗值；與位線(xiàn)bl連接的第二測(cè)試電路，用于測(cè)試位線(xiàn)bl的阻抗值。

在其他實(shí)施方式中，也可以無(wú)需設(shè)置第一測(cè)試電路以及第二測(cè)試電路。控制電路15也可以直接通過(guò)調(diào)節(jié)輸出電壓的幅值以及持續(xù)時(shí)間，向所述三維存儲(chǔ)器的存儲(chǔ)陣列14輸入多個(gè)不同的輸出電壓?？刂齐娐?5基于存儲(chǔ)陣列14在不同輸入電壓下的讀取、編程和擦除的數(shù)據(jù)可靠性，調(diào)節(jié)輸出電壓的幅值以及持續(xù)時(shí)間。

一種具體實(shí)施方式中，假設(shè)電壓產(chǎn)生電路11可以輸出兩個(gè)電壓信號(hào)voltage1以及voltage2?？刂齐娐?5通過(guò)控制電壓產(chǎn)生電路11控制輸出電壓信號(hào)的幅值，通過(guò)控制電壓選通電路12選擇voltage1或者voltage2以及選通時(shí)間，可以生成多個(gè)不同的輸出電壓，多個(gè)不同的輸出電壓的波形如圖5所示。

參考圖5，圖5為本發(fā)明實(shí)施例提供的一種輸出電壓的波形圖。圖5中示出了電壓波形1、電壓波形2、電壓波形3以及電壓波形4共四個(gè)電壓波形，電壓持續(xù)時(shí)間段time1以及電壓持續(xù)時(shí)間段time2共兩個(gè)時(shí)間段，通過(guò)控制選通時(shí)間控制電壓持續(xù)時(shí)間。調(diào)整電壓產(chǎn)生電路11的輸出電壓的幅值以及電壓持續(xù)時(shí)間time1和time2，可以實(shí)現(xiàn)更多的操作電壓波形，包括但不局限于圖5所示實(shí)施方式，使得三維存儲(chǔ)器的存儲(chǔ)陣列14的操作具有靈活性以及適應(yīng)性。

通過(guò)上述描述可知，本發(fā)明實(shí)施例所述三維存儲(chǔ)器適應(yīng)性操作裝置中，通過(guò)對(duì)輸出電壓的幅值以及持續(xù)時(shí)間的調(diào)節(jié)，可以輸出多個(gè)不同的輸出電壓波形，以實(shí)現(xiàn)字線(xiàn)wl以及位線(xiàn)bl上電壓的幅值以及持續(xù)時(shí)間的靈活配置，以保證存儲(chǔ)陣列的讀取、編程和擦除數(shù)據(jù)的準(zhǔn)確性，可以有效彌補(bǔ)制作工藝偏差對(duì)三維存儲(chǔ)器整體功能和性能的影響。

本發(fā)明實(shí)施例所述三維存儲(chǔ)器適應(yīng)性操作裝置可以通過(guò)往寄存器中寫(xiě)不同的配置數(shù)據(jù)，實(shí)現(xiàn)電壓選通電路12的控制，從而實(shí)現(xiàn)對(duì)電壓產(chǎn)生電路11不同電壓輸出的選擇。

基于上述三維存儲(chǔ)器適應(yīng)性操作裝置的實(shí)施例，本發(fā)明另一實(shí)施例還提供了一種三維存儲(chǔ)器適應(yīng)性操作方法，用于上述三維存儲(chǔ)器適應(yīng)性操作裝置的實(shí)施例，所述三維存儲(chǔ)器適應(yīng)性操作方法包括：通過(guò)調(diào)節(jié)輸出到字線(xiàn)或者位線(xiàn)的電壓的幅值以及持續(xù)時(shí)間，調(diào)節(jié)所述存儲(chǔ)陣列的讀取、編程和擦除信號(hào)的準(zhǔn)確性。

如上述，可以根據(jù)三維存儲(chǔ)器的字線(xiàn)wl的阻抗值以及三維存儲(chǔ)器的位線(xiàn)bl的阻抗值調(diào)節(jié)輸出電壓的幅值以及持續(xù)時(shí)間；或是，基于存儲(chǔ)陣列14在不同輸入電壓下的讀寫(xiě)信號(hào)，調(diào)節(jié)輸出電壓的幅值以及持續(xù)時(shí)間。

本發(fā)明實(shí)施例所述三維存儲(chǔ)器適應(yīng)性操作方法，通過(guò)調(diào)節(jié)所述電壓產(chǎn)生電路的輸出電壓的幅值以及持續(xù)時(shí)間，調(diào)節(jié)所述存儲(chǔ)陣列的讀寫(xiě)信號(hào)的準(zhǔn)確性，提高了存儲(chǔ)器數(shù)據(jù)的可靠性。

本說(shuō)明書(shū)中各個(gè)實(shí)施例采用遞進(jìn)的方式描述，每個(gè)實(shí)施例重點(diǎn)說(shuō)明的都是與其他實(shí)施例的不同之處，各個(gè)實(shí)施例之間相同相似部分互相參見(jiàn)即可。對(duì)于實(shí)施例公開(kāi)的三維存儲(chǔ)器適應(yīng)性操作方法而言，由于其與實(shí)施例公開(kāi)的三維存儲(chǔ)器適應(yīng)性操作裝置相對(duì)應(yīng)，所以描述的比較簡(jiǎn)單，相關(guān)之處參見(jiàn)三維存儲(chǔ)器適應(yīng)性操作裝置相關(guān)部分說(shuō)明即可。

對(duì)所公開(kāi)的實(shí)施例的上述說(shuō)明，使本領(lǐng)域?qū)I(yè)技術(shù)人員能夠?qū)崿F(xiàn)或使用本發(fā)明。對(duì)這些實(shí)施例的多種修改對(duì)本領(lǐng)域的專(zhuān)業(yè)技術(shù)人員來(lái)說(shuō)將是顯而易見(jiàn)的，本文中所定義的一般原理可以在不脫離本發(fā)明的精神或范圍的情況下，在其它實(shí)施例中實(shí)現(xiàn)。因此，本發(fā)明將不會(huì)被限制于本文所示的這些實(shí)施例，而是要符合與本文所公開(kāi)的原理和新穎特點(diǎn)相一致的最寬的范圍。