本技術(shù)涉及電子，尤其涉及一種基于耗盡型器件的移位寄存器及柵極驅(qū)動電路。

背景技術(shù)：

1、目前，隨著消費(fèi)需求的增加，柔性amoled(active-matrix?organic?lightemitting?diode，有源矩陣有機(jī)發(fā)光二極體)顯示技術(shù)引起了極大的關(guān)注。其中，氧化物薄膜晶體管和有機(jī)薄膜晶體管均有極大的潛力成為下一代柔性amoled顯示的主要驅(qū)動技術(shù)。

2、但是，氧化物薄膜晶體管和有機(jī)薄膜晶體管大部分是耗盡型器件，其參與搭建的電路存在一定缺陷。例如，在電路關(guān)閉階段，會因耗盡型器件無法關(guān)閉導(dǎo)致漏電，進(jìn)而使整個電路失效。因此，如何解決耗盡型器件的漏電問題，一直是重點(diǎn)研究方向。

技術(shù)實(shí)現(xiàn)思路

1、本發(fā)明提供了一種基于耗盡型器件的移位寄存器及柵極驅(qū)動電路，以解決或者部分解決耗盡型器件的漏電問題。

2、為解決上述技術(shù)問題，本發(fā)明的第一方面，公開了一種基于耗盡型器件的移位寄存器，包括：輸入單元、防漏電單元、時鐘控制防漏電單元、反向單元、輸出單元；其中，

3、所述輸入單元，用于根據(jù)第一時鐘信號和輸入端的控制，向所述防漏電單元傳輸輸入信號；

4、所述防漏電單元，用于響應(yīng)于所述輸入信號或所述時鐘控制防漏電單元的控制，對第一節(jié)點(diǎn)的電平進(jìn)行控制；

5、所述反向單元，用于根據(jù)輸入端控制端的控制，向第二節(jié)點(diǎn)傳輸輸入信號；以及根據(jù)第四時鐘信號的控制使第二節(jié)點(diǎn)的電平相反；

6、所述輸出單元，用于在第一節(jié)點(diǎn)的電平控制下將第三時鐘信號輸送至輸出端，以及在第二節(jié)點(diǎn)的電平控制下將高電平輸送至輸出端；

7、所述時鐘控制防漏電單元，用于通過第二時鐘信號和第四時鐘信號的控制，交替向所述防漏電單元提供持續(xù)有效的高電平信號，從而控制所述第一節(jié)點(diǎn)的持續(xù)保持在高電平狀態(tài)。

8、優(yōu)選的，所述輸入單元包括：

9、第一薄膜晶體管，其柵極連接所述第一時鐘信號，第一薄膜晶體管的第一級連接輸入端，第二級共同連接所述防漏電單元和所述時鐘控制防漏電單元。

10、優(yōu)選的，所述防漏電單元包括：

11、第十一薄膜晶體管，其柵極連接低電平控制信號，第一級連接所述第一薄膜晶體管的第二級，第二級連接第一節(jié)點(diǎn)。

12、優(yōu)選的，所述時鐘控制防漏電單元包括：

13、第二薄膜晶體管，其柵極連接第四時鐘信號，第一級連接第二時鐘信號，第二級連接所述第一薄膜晶體管的第二級；

14、第三薄膜晶體管，其柵極連接第二時鐘信號，第一級連接第四時鐘信號，第二級連接所述第五薄膜晶體管的第一級；

15、第四薄膜晶體管，其柵極連接第二節(jié)點(diǎn)，第一級連接所述第五薄膜晶體管的第二級，第二級與所述第二薄膜晶體管共同連接所述第一薄膜晶體管的第二級；

16、第五薄膜晶體管，其柵極連接第二節(jié)點(diǎn)，第一級連接所述第三薄膜晶體管的第二級，第二級連接所述第四薄膜晶體管的第一級；

17、第六薄膜晶體管，其柵極連接第一節(jié)點(diǎn)，第一級連接所述低電平控制信號，第二級連接在所述第四薄膜晶體管的第一級和第五薄膜晶體管的第二級之間。

18、優(yōu)選的，所述輸出單元包括：

19、第十二薄膜晶體管，其柵極連接第一節(jié)點(diǎn)，第一級連接第三時鐘信號，第二級連接輸出端；

20、第十三薄膜晶體管，其柵極連接第二節(jié)點(diǎn)，第一級連接高電平控制信號，第二級連接輸出端。

21、優(yōu)選的，所述第一節(jié)點(diǎn)和所述第十二薄膜晶體管的第二級之間連接第一電容。

22、優(yōu)選的，所述反相單元包括：

23、第七薄膜晶體管，其柵極連接第四時鐘信號，第一級連接低電平控制信號，第二級連接第八薄膜晶體管的柵極；

24、所述第八薄膜晶體管，其柵極連接第七薄膜晶體管的第二級，第一級連接所述低電平控制信號，第二級連接第二節(jié)點(diǎn)；

25、第九薄膜晶體管，其柵極連接所述輸入端，第一級連接在所述第一薄膜晶體管的第二級和所述第八薄膜晶體管的柵極之間，第二級連接第十三薄膜晶體管的第一極；

26、所述第十薄膜晶體管，其柵極連接所述輸入端，第一級連接在第八薄膜晶體管的第二級和第二節(jié)點(diǎn)之間，第二級連接第十三薄膜晶體管的第一級。

27、優(yōu)選的，所述反相單元還包括：

28、第二電容，其一端連接在所述第七薄膜晶體管的第二級和所述第九薄膜晶體管的第一級之間，其另一端連接在所述第八薄膜晶體管的第二級和所述第十薄膜晶體管的第一級之間。

29、本發(fā)明的第二方面，公開了一種基于耗盡型器件的柵極驅(qū)動電路，包括：多個級聯(lián)的移位寄存器，所述移位寄存器為前述任一技術(shù)方案所述的基于耗盡型器件的移位寄存器。

30、本發(fā)明的第三方面，公開了一種移位寄存器的防漏電控制方法，基于前述任一技術(shù)方案所述的基于耗盡型器件的移位寄存器，所述方法包括：

31、受控于第二時鐘信號和第四時鐘信號的控制，所述時鐘控制防漏電單元交替向所述防漏電單元提供持續(xù)有效的高電平信號，從而控制所述第一節(jié)點(diǎn)的持續(xù)保持在高電平狀態(tài)。

32、通過本發(fā)明的一個或者多個技術(shù)方案，本發(fā)明具有以下有益效果或者優(yōu)點(diǎn)：

33、在本發(fā)明中，公開了一種基于耗盡型器件的移位寄存器及柵極驅(qū)動電路。其中，移位寄存器包括輸入單元、防漏電單元、時鐘控制防漏電單元、反向單元、輸出單元；其中，所述輸入單元，根據(jù)第一時鐘信號和輸入端的控制，向所述防漏電單元傳輸輸入信號；所述防漏電單元，響應(yīng)于所述輸入信號或所述時鐘控制防漏電單元的控制，對第一節(jié)點(diǎn)的電平進(jìn)行控制；所述反向單元，用于根據(jù)輸入端控制端的控制，向第二節(jié)點(diǎn)傳輸輸入信號；以及根據(jù)第四時鐘信號的控制使第二節(jié)點(diǎn)的電平相反；所述輸出單元，用于在第一節(jié)點(diǎn)的電平控制下將第三時鐘信號輸送至輸出端，以及在第二節(jié)點(diǎn)的電平控制下將高電平輸送至輸出端；所述時鐘控制防漏電單元，通過第二時鐘信號和第四時鐘信號的控制，交替向所述防漏電單元提供持續(xù)有效的高電平信號，從而控制所述第一節(jié)點(diǎn)的持續(xù)保持在高電平狀態(tài)從而有效防止第一節(jié)點(diǎn)產(chǎn)生的漏電問題。

34、在本發(fā)明的移位寄存器中，通過時鐘控制防漏電單元交替向防漏電單元提供持續(xù)有效的高電平信號，除了可以提高電路對耗盡型器件閾值電壓的忍耐度，還能使時鐘控制防漏電單元中的耗盡型器件一半時間處于nbs(negative?bias?stress，負(fù)偏應(yīng)力)或者pbs(positive?bias?stress，正偏應(yīng)力)的情況，有助于對時鐘控制防漏電單元中的耗盡型器件閾值電壓往0v的回拉。

35、在本發(fā)明的移位寄存器中，由于薄膜晶體管在關(guān)閉時柵源電壓能夠保持在高于0的狀態(tài)，因此能夠解決漏電缺陷對電路性能的影響。可以極大地提升tft電路對tft閾值電壓的冗余度，提高電路的穩(wěn)定性。

36、在本發(fā)明的移位寄存器中，僅需要一組高低電平信號，因此在使液晶顯示屏滿足高分辨率要求的同時可以大大減小信號增加帶來的功耗，并且本實(shí)施例的信號波形簡單，易于實(shí)現(xiàn)窄邊框，易與現(xiàn)有ic芯片兼容匹配。

37、上述說明僅是本發(fā)明技術(shù)方案的概述，為了能夠更清楚了解本發(fā)明的技術(shù)手段，而可依照說明書的內(nèi)容予以實(shí)施，并且為了讓本發(fā)明的上述和其它目的、特征和優(yōu)點(diǎn)能夠更明顯易懂，以下特舉本發(fā)明的具體實(shí)施方式。