本公開涉及半導體領(lǐng)域，尤其涉及一種芯片的封裝結(jié)構(gòu)和存儲器。

背景技術(shù)：

1、目前，隨著半導體領(lǐng)域的發(fā)展，各類半導體芯片更新?lián)Q代的更新周期越來越小，因此需要提供符合新一代存儲芯片需求的封裝結(jié)構(gòu)。

技術(shù)實現(xiàn)思路

1、本公開提供了一種芯片的封裝結(jié)構(gòu)和存儲器。

2、本公開的技術(shù)方案是這樣實現(xiàn)的：

3、第一方面，本公開實施例提供了一種芯片的封裝結(jié)構(gòu)，所述芯片的封裝結(jié)構(gòu)包括封裝基板，所述封裝基板的表面分布有信號引腳陣列；所述信號引腳陣列包括第一信號引腳和第二信號引腳，所述第一信號引腳和所述第二信號引腳關(guān)于所述信號引腳陣列的中心對稱；

4、若所述芯片符合第一規(guī)格，則所述第一信號引腳為預留信號引腳，所述第二信號引腳用于傳輸?shù)匦盘枺?/p>

5、若所述芯片符合第二規(guī)格，則所述第一信號引腳用于傳輸命令地址信號，所述第二信號引腳用于傳輸另一命令地址信號。

6、在一些實施例中，將所述信號引腳陣列的中間n行稱為中心行，將所述信號引腳陣列的中間n列稱為中心列；

7、在第一方向上，所述第一信號引腳的所在列、所述中心列、所述第二信號引腳的所在列依次相鄰排列；

8、在第二方向上，所述第一信號引腳的所在行、所述中心行、所述第二信號引腳的所在行依次相鄰排列；

9、其中，n為正整數(shù)；所述第一方向是指所述信號引腳陣列的行方向，所述第二方向是指所述信號引腳陣列的列方向。

10、在一些實施例中，將所述信號引腳陣列的中間n行稱為中心行，將所述信號引腳陣列的中間n列稱為中心列；

11、在第一方向上，所述第一信號引腳的所在列、所述中心列、所述第二信號引腳的所在列依次間隔排列，且所述第一信號引腳的所在列和所述中心列之間間隔2列，所述第二信號引腳的所在列和所述中心列之間間隔2列；

12、在第二方向上，所述第一信號引腳的所在行、所述中心行、所述第二信號引腳的所在行依次相鄰排列；

13、其中，n為正整數(shù)；所述第一方向是指所述信號引腳陣列的行方向，所述第二方向是指所述信號引腳陣列的列方向。

14、在一些實施例中，所述信號引腳陣列還包括多個第三信號引腳，多個所述第三信號引腳均位于所述中心列；

15、第一組所述第三信號引腳位于所述信號引腳陣列的首行，第二組所述第三信號引腳位于所述信號引腳陣列的尾行，其中，第一組所述第三信號引腳與第二組所述第三信號引腳關(guān)于所述信號引腳陣列的中心對稱；

16、第三組所述第三信號引腳的所在行、所述中心行、第四組所述第三信號引腳的所在行沿第二方向相鄰排列；其中，第三組所述第三信號引腳與第四組所述第三信號引腳關(guān)于所述信號引腳陣列的中心對稱。

17、在一些實施例中，對于第一組或第二組的任一所述第三信號引腳，其與1個用于傳輸?shù)匦盘柕乃鲂盘栆_相鄰，且與1個用于傳輸電源信號的所述信號引腳相鄰，且與另一所述第三信號引腳沿第一方向相鄰；

18、對于第三組或第四組的任一所述第三信號引腳，其與3個用于傳輸?shù)匦盘柕乃鲂盘栆_相鄰，且與另一所述第三信號引腳沿第二方向相鄰。

19、在一些實施例中，所述信號引腳陣列還包括多個第四信號引腳；

20、第一組所述第四信號引腳位于所述信號引腳陣列的首行，第二組所述第四信號引腳位于所述信號引腳陣列的尾行，第一組所述第四信號引腳的所在列位于所述中心列沿第一方向的一側(cè)，第二組所述第四信號引腳的所在列位于所述中心列沿第一方向的另一側(cè)；其中，第一組所述第四信號引腳與第二組所述第四信號引腳關(guān)于所述信號引腳陣列的中心對稱；

21、第三組所述第四信號引腳的所在行、所述中心行和第四組所述第四信號引腳的所在行沿第二方向排列；第三組所述第四信號引腳分別位于所述中心列最靠近所述第一信號引腳的一列以及所述第一信號引腳的所在列；第四組所述第四信號引腳分別位于所述中心列最靠近所述第二信號引腳的一列以及所述第二信號引腳的所在列；其中，第三組所述第四信號引腳與第四組的第四信號引腳關(guān)于所述信號引腳陣列的中心對稱。

22、在一些實施例中，對于第一組或第二組的任一所述第四信號引腳，其與用于傳輸?shù)匦盘柡?或電源信號的所述信號引腳相鄰，且其與另一所述第四信號引腳沿第一方向相鄰；

23、對于第三組或第四組的任一所述第四信號引腳，其僅與用于傳輸?shù)匦盘柡?電源信號的所述信號引腳相鄰，且其與另一所述第四信號引腳沿對角線非相鄰排列。

24、在一些實施例中，沿第一方向上，第一組所述第三信號引腳與第一組所述第四信號引腳之間間隔1個用于傳輸?shù)匦盘柕乃鲂盘栆_；第二組所述第三信號引腳與第二組所述第四信號引腳之間間隔1個用于傳輸?shù)匦盘柕乃鲂盘栆_。

25、在一些實施例中，第三組及第四組所述第三信號引腳用于傳輸時鐘信號，第三組及第四組所述第四信號引腳用于傳輸片選信號；

26、若所述芯片符合第一規(guī)格，則第一組及第二組所述第三信號引腳不啟用，第一組及第二組所述第四信號引腳不啟用；

27、若所述芯片符合第二規(guī)格，則第一組及第二組所述第三信號引腳用于傳輸時鐘信號，第一組及第二組所述第四信號引腳用于傳輸片選信號；或者，第一組及第二組所述第三信號引腳用于傳輸片選信號，第一組及第二組所述第四信號引腳用于傳輸時鐘信號。

28、在一些實施例中，所述信號引腳陣列中還存在多個數(shù)據(jù)信號引腳；

29、第一組所述數(shù)據(jù)信號引腳位于所述中心列和所述信號引腳陣列的邊緣列之間，且位于所述中心行和所述信號引腳陣列的邊緣行之間；

30、第二組所述數(shù)據(jù)信號引腳位于所述信號引腳陣列的邊緣列或所述信號引腳陣列的邊緣行中；

31、其中，第一組所述數(shù)據(jù)信號引腳關(guān)于所述信號引腳陣列的中心對稱，且第二組所述數(shù)據(jù)信號引腳關(guān)于所述信號引腳陣列的中心對稱。

32、在一些實施例中，對于第一組或第二組的任一所述數(shù)據(jù)信號引腳，其僅與用于傳輸?shù)匦盘柡?或電源信號的所述信號引腳相鄰；若所述芯片符合第一規(guī)格，則僅啟用第一組所述數(shù)據(jù)信號引腳，且被啟用的所述數(shù)據(jù)信號引腳用于傳輸數(shù)據(jù)信號或數(shù)據(jù)掩碼反轉(zhuǎn)信號；

33、若所述芯片符合第二規(guī)格，則啟用所有的所述數(shù)據(jù)信號引腳，且被啟用的所述數(shù)據(jù)信號引腳均用于傳輸數(shù)據(jù)信號。

34、在一些實施例中，所述信號引腳陣列還包括多個命令信號引腳，且多個所述命令信號引腳位于非邊緣行且位于非邊緣列；

35、對于所述第一信號引腳、所述第二信號引腳以及多個所述命令信號引腳中的任意一個，其僅與用于傳輸?shù)匦盘柡?或電源信號的所述信號引腳相鄰。

36、在一些實施例中，所述信號引腳陣列的第一部分旋轉(zhuǎn)180度后與所述信號引腳陣列的第二部分重合；所述信號引腳陣列的第一部分位于所述中心行的一側(cè)，所述信號引腳陣列的第二部分位于所述中心行的另一側(cè)。

37、在一些實施例中，所述信號引腳陣列共有23行，17列，n＝3；

38、若所述芯片符合第一規(guī)格，則所述信號引腳陣列的首行、首列、尾行和尾列均不啟用；若所述芯片符合第二規(guī)格，則所述信號引腳陣列全部被啟用；

39、每一組第三信號引腳的數(shù)量均為2，每一組第四信號引腳的數(shù)量均為2，第一組數(shù)據(jù)信號引腳的數(shù)量為36，第二組數(shù)據(jù)信號引腳的數(shù)量為12，命令信號引腳的數(shù)量為14。

40、第二方面，本公開實施例提供了一種存儲器，包括如第一方面所述的芯片的封裝結(jié)構(gòu)。

41、本公開實施例提供了一種芯片的封裝結(jié)構(gòu)和存儲器，能夠兼容不同規(guī)格的芯片，具有更好的兼容性，產(chǎn)品競爭力更強。