。
[0056]第二存儲(chǔ)節(jié)點(diǎn)224形成在第二反相器206處，介于第二上拉晶體管212和第二下拉晶體管214之間。在第一反相器204和第二反相器206是交叉連接的一些實(shí)施例中，第二存儲(chǔ)節(jié)點(diǎn)224通過第二交叉連接元件226連接至第一上拉晶體管208的柵極和第一下拉晶體管210的柵極。
[0057]通過第二存取晶體管228向第二存儲(chǔ)節(jié)點(diǎn)224寫入和從其讀取，第二存取晶體管228被配置控制I/O電路110對(duì)第二存儲(chǔ)節(jié)點(diǎn)的存取。第二存儲(chǔ)節(jié)點(diǎn)224通過第二存取晶體管228連接至位于第二終端230處的第一反向位線134。
[0058]第一存取晶體管220和第二存取晶體管228的示例性結(jié)構(gòu)包括pFET結(jié)構(gòu)、nFET結(jié)構(gòu)、pMOSFET結(jié)構(gòu)、nMOSFET結(jié)構(gòu)或者其它被配置為選擇性地將第一位線和第一反向位線連接至鎖存器部分202的結(jié)構(gòu)。第一存取晶體管220的柵極和第二存取晶體管228的柵極通過第三終端232相互連接至第一字線116。
[0059]第一字線驅(qū)動(dòng)器120包括諸如AND門的邏輯門238、第一輸入端240、第二輸入端242以及第一輸出端244。第一輸入端240經(jīng)由第一線124可操作地連接至第一解碼器106，通過第一線124，將第一電壓信號(hào)施加至邏輯門238。第二輸入端242經(jīng)由第三線128可操作地連接至第二解碼器108，通過第三線，將第二電壓信號(hào)施加至邏輯門。第一輸出端244經(jīng)由第一字線116可操作地連接至第一存儲(chǔ)單元112的第三端232，通過第一字線116，將第一門電壓信號(hào)施加至第三端232。
[0060]操作的實(shí)例如下。例如，第一門電壓信號(hào)初始為低，使得第一存取晶體管220和第二存取晶體管228無效或者截止。另外，第一存儲(chǔ)節(jié)點(diǎn)216處于高電壓狀態(tài)。因此，第二上拉晶體管212截止而第二下拉晶體管214導(dǎo)通。因此，將第二存儲(chǔ)節(jié)點(diǎn)224處的電壓拉至地(VSS)234。第二存儲(chǔ)節(jié)點(diǎn)224處的這種低電壓狀態(tài)導(dǎo)通第一上拉晶體管208而使第一下拉晶體管210截止，從而第一存儲(chǔ)節(jié)點(diǎn)216通過供電電壓(VCC) 236被維持在高電壓狀態(tài)。當(dāng)?shù)诙鎯?chǔ)節(jié)點(diǎn)224處于高電壓狀態(tài)時(shí)，相反的效果出現(xiàn)，第二存儲(chǔ)節(jié)點(diǎn)224通過供電電壓236被維持在高電壓狀態(tài)，而第一存儲(chǔ)節(jié)點(diǎn)216通過地234被維持在低電壓狀態(tài)。
[0061 ] 在讀操作或者寫操作期間，第一解碼器106和第二解碼器108通過第一輸入端240和第二輸入端242同時(shí)提供高電壓給邏輯門238，引起第一門電壓信號(hào)變高。高門電壓信號(hào)使得第一存取晶體管220和第二存取晶體管228激活。通過這種方式，I/O電路110被允許存取第一存儲(chǔ)節(jié)點(diǎn)216和第二存儲(chǔ)節(jié)點(diǎn)224。在I/O電路110被允許存取時(shí)，第一存儲(chǔ)節(jié)點(diǎn)216和第二存儲(chǔ)節(jié)點(diǎn)224的邏輯狀態(tài)通過I/O電路110被讀取和寫入。例如，在讀操作期間，I/O電路110感測(cè)通過第一存儲(chǔ)節(jié)點(diǎn)216施加在第一終端222處的電壓以及通過第二存儲(chǔ)節(jié)點(diǎn)224施加在第二終端230處的電壓。又例如，在寫操作期間，I/O電路110經(jīng)由第一終端222和第二終端230向第一存儲(chǔ)節(jié)點(diǎn)216和第二存儲(chǔ)節(jié)點(diǎn)224施加編程電壓。
[0062]盡管圖1描述了兩層存儲(chǔ)器布置，其中存儲(chǔ)器陣列102位于第一物理層上而驅(qū)動(dòng)器陣列位于第二物理層上，但存儲(chǔ)器布置不旨在限于兩層布置。
[0063]參見3，根據(jù)一些實(shí)施例提供了三層存儲(chǔ)器布置300。三層存儲(chǔ)器布置300的第一物理層包括第一存儲(chǔ)器陣列102和I/O電路110。三層存儲(chǔ)器布置300的第二物理層包括驅(qū)動(dòng)器陣列104、第一解碼器106和第二解碼器108。三層存儲(chǔ)器布置300的第三物理層包括第二存儲(chǔ)器陣列302和第二 I/O電路304。在一些實(shí)施例中，第二存儲(chǔ)器陣列302與第一存儲(chǔ)器陣列102鄰近。在其它的實(shí)施例中，驅(qū)動(dòng)器陣列104位于第一存儲(chǔ)器陣列102和第二存儲(chǔ)器陣列302之間。
[0064]在一些實(shí)施例中，第一存儲(chǔ)器陣列102的存儲(chǔ)單元和第二存儲(chǔ)器陣列302的存儲(chǔ)單元分別連接至驅(qū)動(dòng)器陣列120中的同一字線驅(qū)動(dòng)器。例如，第一存儲(chǔ)器陣列102中的第一存儲(chǔ)單元112經(jīng)由第一字線116可操作地連接至第一字線驅(qū)動(dòng)器120，并且第二存儲(chǔ)器陣列302中的第三存儲(chǔ)單元306經(jīng)由第三字線308可操作地連接至第一字線驅(qū)動(dòng)器120。例如，第一字線116和第三字線308在第一輸出端244可操作地連接至第一字線驅(qū)動(dòng)器120。又例如，第一存儲(chǔ)器陣列102中的第二存儲(chǔ)單元114經(jīng)由第二字線118可操作地連接至第二字線驅(qū)動(dòng)器122，并且第二存儲(chǔ)器陣列302中的第四存儲(chǔ)單元310經(jīng)由第四字線312可操作地連接至第二字線驅(qū)動(dòng)器122。
[0065]在一些實(shí)施例中，垂直布置的存儲(chǔ)單元組稱為存儲(chǔ)體(memory stack)。例如，第一存儲(chǔ)單元112和第三存儲(chǔ)單元306形成受第一字線驅(qū)動(dòng)器120控制的第一存儲(chǔ)體。又例如，第二存儲(chǔ)單元114和第四存儲(chǔ)單元310形成受第二字線驅(qū)動(dòng)器122控制的第二存儲(chǔ)體。包括在存儲(chǔ)體中的存儲(chǔ)單元的數(shù)目是任何大于或者等于I的整數(shù)。例如，在存儲(chǔ)器布置是六層存儲(chǔ)器布置，其中包括分別位于不同物理層上的5個(gè)存儲(chǔ)器陣列，形成存儲(chǔ)體的存儲(chǔ)單元的數(shù)目是5。
[0066]在一些實(shí)施例中，第一陣列的存儲(chǔ)單元受到與第二陣列的存儲(chǔ)單元的字線驅(qū)動(dòng)器組不同的字線驅(qū)動(dòng)器組控制。例如，四層存儲(chǔ)器布置包括兩個(gè)驅(qū)動(dòng)器陣列和兩個(gè)存儲(chǔ)器陣列。第一驅(qū)動(dòng)器陣列的字線驅(qū)動(dòng)器控制第一存儲(chǔ)器陣列中的存儲(chǔ)單元的激活，而第二驅(qū)動(dòng)器陣列中的字線驅(qū)動(dòng)器控制第二存儲(chǔ)器陣列中的存儲(chǔ)單元的激活。
[0067]參見圖4，提供了根據(jù)一些實(shí)施例的另一個(gè)三層存儲(chǔ)器布置400。三層存儲(chǔ)器布置400的第一物理層包括第一存儲(chǔ)器陣列102和I/O電路110。三層存儲(chǔ)器布置400的第二物理層包括驅(qū)動(dòng)器陣列104的第一部分402、第一解碼器106和第二解碼器108。三層存儲(chǔ)器布置300的第四物理層包括驅(qū)動(dòng)器陣列104的第二部分404。在一些實(shí)施例中，驅(qū)動(dòng)器陣列104的第二部分404鄰近驅(qū)動(dòng)陣列104的第一部分402。在其它的實(shí)施例中，存儲(chǔ)器陣列102位于驅(qū)動(dòng)器陣列104的第一部分402和驅(qū)動(dòng)器陣列104的第二部分404之間。
[0068]驅(qū)動(dòng)器陣列104的第一部分402包括第一元件組而驅(qū)動(dòng)器陣列104的第二部分404包括第二元件組。在一些實(shí)施例中，字線驅(qū)動(dòng)器包括第一部分402中的元件和第二部分404中的元件。例如，第一字線驅(qū)動(dòng)器120包括位于第二物理層的第一元件406和位于第四物理層的第二元件408。又例如，第二字線驅(qū)動(dòng)器122包括位于第二物理層的第三元件410和位于第四物理層的第四元件412。
[0069]在一些實(shí)施例中，垂直布置的元件組稱為驅(qū)動(dòng)體(driver stack)，并且字線驅(qū)動(dòng)器由至少一個(gè)驅(qū)動(dòng)體形成。例如，第一元件406和第二元件408代表形成第一字線驅(qū)動(dòng)器120的第一驅(qū)動(dòng)體。又例如，第三元件410和第四元件412代表形成第二字線驅(qū)動(dòng)器122的第二驅(qū)動(dòng)體。
[0070]在一些實(shí)施例中，第一元件組中的元件和第二元件組中的元件被配置為執(zhí)行不同的功能。例如，第一元件組中的元件被配置為執(zhí)行邏輯功能，諸如，對(duì)施加至字線驅(qū)動(dòng)器的輸入端的兩個(gè)或者多個(gè)電壓信號(hào)進(jìn)行求值，從而生成門電壓信號(hào)，而第二元件組中的元件被配置為改變?cè)撻T電壓信號(hào)。例如，第二元件組中的元件被配置為通過加速門電壓信號(hào)在低電壓狀態(tài)和高電壓狀態(tài)之間的轉(zhuǎn)換時(shí)間來提高字線驅(qū)動(dòng)器的驅(qū)動(dòng)能力。
[0071]參見圖5，提供了示例性存儲(chǔ)器布置的一部分(諸如，圖4的存儲(chǔ)器布置400的一部分)的電路圖500。更具體地，提供了根據(jù)一些實(shí)施例的第一存儲(chǔ)單元112、第一字線116和第一字線驅(qū)動(dòng)器120的電路圖500。為了簡(jiǎn)潔，參考圖2已做描述的電路圖500中的部件和/或者方面不再參考圖5進(jìn)行描述。
[0072]第一字線驅(qū)動(dòng)器120包括第一元件406和第二元件408。第一元件406包括可操作地連接至第一解碼器106的第一輸入端240、可操作地連接至第二解碼器108的第二輸入端242以及第一邏輯門238。在電路圖500中，第一邏輯門238是NOR門，但是其它的邏輯門也在預(yù)期之內(nèi)。第二元件408包括第二邏輯門502和輸出端244。在電路圖500中，第二邏輯門502是包括兩個(gè)串聯(lián)布置的反相器的緩沖器，但是其它的邏輯門也是預(yù)期的。
[0073]第一邏輯門238被配置為對(duì)施加在第一輸入端240的第一電壓信號(hào)和施加在第二輸入端242的第二電壓信號(hào)進(jìn)行求值或測(cè)量以生成輸出，并且第二邏輯門502被配置為提高第一字線驅(qū)動(dòng)器120的驅(qū)動(dòng)能力。例如，第二邏輯門502減少了門電壓信號(hào)在高電壓狀態(tài)和低電壓狀態(tài)之間的轉(zhuǎn)換時(shí)間。
[0074]參見圖6，示出了根據(jù)一些實(shí)施例的激活第一存儲(chǔ)單元以為讀操作和寫操作中的至少一個(gè)做準(zhǔn)備的方