存儲器陣列結(jié)構(gòu)與其操作方法與制造方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明是有關(guān)于一種存儲器陣列結(jié)構(gòu)與其操作方法，且特別是有關(guān)于一種具有環(huán)形電路圖案的存儲器陣列結(jié)構(gòu)與其操作方法。
【背景技術(shù)】
[0002]隨著存儲器制造技術(shù)的進步，對于存儲裝置的需求也趨向較小的尺寸、較大的存儲容量。因應(yīng)這種需求，是需要制造高元件密度的存儲裝置。然而，在高元件密度的存儲裝置中，縮減的電路圖案寬度會造成電阻的增加，縮減的空間會造成電容的增加，因而產(chǎn)生RC延遲(RC delay)的現(xiàn)象。RC延遲不僅會降低數(shù)據(jù)傳輸?shù)乃俾剩瑫r也降低存儲裝置的可靠度(reliability)。
[0003]此外，一般存儲裝置中使用的雙圖案光刻(double patterning)工藝，需要進行包含裁切圖案(cut pattern)等三個曝光顯影/刻蝕步驟，復(fù)雜的工藝也會造成昂貴的制造成本。

【發(fā)明內(nèi)容】

[0004]本發(fā)明是有關(guān)于一種具有環(huán)形電路圖案的存儲器陣列結(jié)構(gòu)，其制造方法中不需要進行裁切圖案的步驟，更不需要增加額外的工藝步驟，并且能夠有效地降低RC延遲。
[0005]根據(jù)本發(fā)明，提出一種存儲器陣列結(jié)構(gòu)，包括一環(huán)形電路圖案、一陣列區(qū)以及一接觸區(qū)。環(huán)形電路圖案包括多條字線，其中每條字線為環(huán)形。陣列區(qū)包括一第一陣列、一第二陣列及多條位線。第一陣列包括一部分字線、一第一接地選擇線與一第一串行選擇線，第一接地選擇線與第一串行選擇線位于字線的兩側(cè)。第二陣列包括另一部分字線、一第二接地選擇線與一第二串行選擇線，第二接地選擇線與第二串行選擇線位于字線的兩側(cè)。位線位于第一陣列與第二陣列并跨越第一陣列與第二陣列。接觸區(qū)具有多個接觸點，字線透過些接觸點與一外部電路電性連接。
[0006]根據(jù)本發(fā)明，提出一種存儲器陣列結(jié)構(gòu)的操作方法。存儲器陣列結(jié)構(gòu)包括一環(huán)形電路圖案、一陣列區(qū)以及一接觸區(qū)。環(huán)形電路圖案包括多條字線，其中每條字線為環(huán)形。陣列區(qū)包括一第一陣列、一第二陣列及多條位線。第一陣列包括一部分字線、一第一接地選擇線與一第一串行選擇線，第一接地選擇線與第一串行選擇線位于些字線的兩側(cè)。第二陣列包括另一部分字線、一第二接地選擇線與一第二串行選擇線，第二接地選擇線與第二串行選擇線位于些字線的兩側(cè)。位線位于第一陣列與第二陣列并跨越第一陣列與第二陣列。接觸區(qū)具有多個接觸點，字線透過些接觸點與一外部電路電性連接。操作方法包括以下步驟。施加一供應(yīng)電壓至第一串行選擇線與該第二串行選擇線。選擇第一陣列與第二陣列其中之一為一選定陣列，其中之另一為一非選定陣列。將非選定陣列中的串行選擇線的電壓變?yōu)?，使得非選定陣列的導(dǎo)電通道為浮動。將一選定的位線的電壓變?yōu)?，其他未選定的位線維持浮動。選定陣列中的字線具有一操作電壓，非選定陣列的字線具有一導(dǎo)通電壓，以防止非選定陣列的字線進行操作。
[0007]根據(jù)本發(fā)明，提出一種存儲器陣列結(jié)構(gòu)的制造方法，包括以下步驟。提供一圖案化掩模層于一電極層上。沉積一間隔層于圖案化掩模層與電極層上。圖案化間隔層，以形成至少一間隔物于圖案化掩模層的側(cè)壁。移除圖案化掩模層。形成一圖案化光刻膠層于電極層上。通過間隔物與圖案化光刻膠層刻蝕電極層，以形成一環(huán)形電路圖案以及一第一接地選擇線、一第一串行選擇線、一第二接地選擇線與一第二串行選擇線。環(huán)形電路圖案包括多條字線，字線不經(jīng)過一裁切工藝，使得每條字線皆為一連續(xù)的封閉圖形。
[0008]為了對本發(fā)明的上述及其他方面有更佳的了解，下文特舉實施例，并配合所附圖式，作詳細說明如下:
【附圖說明】
[0009]圖1繪示本發(fā)明一實施例的存儲器陣列結(jié)構(gòu)的部分示意圖。
[0010]圖2A至圖7C繪示本發(fā)明的存儲器陣列結(jié)構(gòu)的環(huán)形電路圖案的一制造實施例。
[0011]圖8繪示本發(fā)明另一實施例的存儲器陣列結(jié)構(gòu)的部分示意圖。
[0012]圖9繪示本發(fā)明實施例的存儲器陣列結(jié)構(gòu)另一角度的部分示意圖。
[0013]圖10繪示本發(fā)明另一實施例的存儲器陣列結(jié)構(gòu)的部分示意圖。
[0014]圖11及圖12繪示本發(fā)明其他實施例的存儲器陣列結(jié)構(gòu)的部分示意圖。
[0015]圖13繪示本發(fā)明另一實施例的存儲器陣列結(jié)構(gòu)的部分示意圖。
[0016]【符號說明】
[0017]1:環(huán)形電路圖案
[0018]10、11、12、13、14、15、16、17、18:陣列區(qū)
[0019]110、120:陣列
[0020]111、121:接地選擇線
[0021]112、122:串行選擇線
[0022]20a、20b、21a、21b、22a、22b、23a、23b、24a、24b、25a、25b、26a、26b、27a、27b、28a、28b:接觸區(qū)
[0023]30:譯碼區(qū)
[0024]41:電極層
[0025]51:圖案化掩模層
[0026]511:上表面
[0027]512:側(cè)壁
[0028]52:間隔層
[0029]52，:間隔物
[0030]53:圖案化光刻膠層
[0031]A-Af、B-B’、C-Cf、D-D’、E-E’、F-F’、G-G’、H-H’、Ι-Γ、J-J’、K-K’:剖面線
[0032]WL1、WL2、WL3、WL4、WL5、WL6、WL7、WL8:字線
[0033]BL:位線
[0034]C1、C8:接觸點
[0035]ML1、ML2、ML11、ML12、ML13、ML14、ML15、ML16、ML17、ML18、ML21、ML22、ML23、ML24、ML25、ML26、ML27、ML28:金屬線
[0036]V1、V2、V3、V4、V5、V6、V7、V8:貫孔
[0037]L:長度
[0038]X、Y、Z:坐標軸
【具體實施方式】
[0039]本發(fā)明實施例的存儲器陣列結(jié)構(gòu)包括一環(huán)形電路圖案、一陣列區(qū)以及一接觸區(qū)。環(huán)形電路圖案包括多條字線，其中每條字線皆為環(huán)形。陣列區(qū)包括一第一陣列、一第二陣列及多條位線。第一陣列包括一部分字線、一第一接地選擇線與一第一串行選擇線。第一接地選擇線與第一串行選擇線位于字線的兩側(cè)。第二陣列包括另一部分字線、一第二接地選擇線與一第二串行選擇線。第二接地選擇線與第二串行選擇線位于字線的兩側(cè)。多條位線位于第一陣列與第二陣列，并跨越第一陣列與第二陣列。接觸區(qū)具有多個接觸點，其中字線透過這些接觸點與一外部電路電性連接。以下是以圖式對本發(fā)明實施例做詳細地說明。
[0040]圖1繪示本發(fā)明一實施例的存儲器陣列結(jié)構(gòu)的部分示意圖。如圖1所示，環(huán)形電路圖案I包括多條字線WLl?WL8，其中每條字線WLl?WL8皆為環(huán)形。要注意的是，雖然本發(fā)明的圖式是以字線WLl?WL8為矩形進行說明，但本發(fā)明并未限定于此。相對地，本發(fā)明的環(huán)形字線的數(shù)量與形狀當(dāng)視存儲器陣列結(jié)構(gòu)的設(shè)計不同而有所不同。
[0041]在一實施例中，環(huán)形電路圖案I可以一雙圖案光刻工藝所形成，但不需要進行裁切圖案的步驟。相對于先前技術(shù)需進行包含裁切圖案等三個曝光顯影/刻蝕步驟，本發(fā)明的環(huán)形電路圖案I的工藝可有效地降低制造成本。
[0042]圖2Α至圖7C繪示本發(fā)明的存儲器陣列結(jié)構(gòu)的一制造實施例。圖2Β為圖2Α的結(jié)構(gòu)沿Α-Α’線所繪制出的剖面圖。圖2C為圖2Α的結(jié)構(gòu)沿Β-Β’線所繪制出的剖面圖。如圖2Α至圖2C所不,首先提供一圖案化掩模層51于一電極層41上。圖案化掩模層51的材料例如是二氧化硅(S12)。
[0043]圖3Β為圖3Α的結(jié)構(gòu)沿C_C’線所繪制出的剖面圖。圖3C為圖3A的結(jié)構(gòu)沿D_D’線所繪制出的剖面圖。如圖3A至圖3C所示，沉積一間隔層52于圖案化掩模層51與電極層41上。間隔層52