以操作?？商孢x地，第一通過/失敗檢查單元171可以在第二通過/失敗檢查單元173操作數(shù)次之后操作。
[0052]另外，當編程操作的次數(shù)大于或等于參考數(shù)且相鄰編程失敗單元的數(shù)目大于或等于參考數(shù)時，第二通過/失敗檢查單元173可以操作。然后，第二通過/失敗檢查單元173可以在編程操作和第一驗證操作執(zhí)行之后操作。另外，當編程操作的次數(shù)大于或等于參考數(shù)且相鄰編程失敗單元的數(shù)目小于參考數(shù)時，第一通過/失敗檢查單元171可以操作。然后，第一通過/失敗檢查單元171可以在編程操作和第二驗證操作執(zhí)行之后操作。
[0053]參見圖5，示出了根據(jù)本發(fā)明實施例的半導體器件的操作的流程圖。參見圖6，示出了半導體器件的操作的示圖。
[0054]參見圖1和5，在步驟S501至S509可以執(zhí)行第一編程循環(huán)。更具體而言，在步驟S501，可以執(zhí)行編程操作以在存儲器單元中存儲數(shù)據(jù)。在步驟S503，可以對存儲器單元執(zhí)行驗證操作。在初始階段，執(zhí)行編程操作之后，可以執(zhí)行第一驗證操作，使得偶數(shù)單元和奇數(shù)單元被分別驗證。
[0055]參見圖6，當編程失敗單元彼此相鄰時，對彼此相鄰的編程失敗位線Failed BLe和Failed BLo的預充電電壓會同時放電。因而，出現(xiàn)錯誤。因此，當偶數(shù)單元和奇數(shù)單元的驗證操作分開執(zhí)行時，可以防止彼此相鄰的編程失敗位線Failed BLe和Failed BLo的預充電電壓同時放電。然而，由于要分開執(zhí)行偶數(shù)單元的驗證操作和奇數(shù)單元的驗證操作，執(zhí)行驗證操作所花時間會增大。
[0056]參見圖1和5，控制電路120可以使用內(nèi)部計數(shù)器對編程操作執(zhí)行的次數(shù)進行計數(shù)。在步驟S505，控制電路120可以判斷編程操作的次數(shù)是否小于參考數(shù)。在步驟S507，當編程操作的次數(shù)小于參考數(shù)時，通過/失敗檢查電路170的第一通過/失敗檢查單元171可以操作。換句話說，在步驟S507，操作電路120至170可以感測根據(jù)第一驗證操作的驗證結(jié)果而變化的電流量。操作電路120至170可以感測電流變化量以判斷編程通過/失敗。
[0057]初始時，由于編程失敗單元的數(shù)目大于編程通過單元的數(shù)目，相鄰編程失敗單元的數(shù)目可以大于參考數(shù)。因而，可以在初始階段簡單通過利用第一通過/失敗檢查單元來檢查電流量來迅速地判斷通過/失敗。可以通過使用第一通過/失敗檢查單元檢查電流量，來代替檢測相鄰編程失敗單元的數(shù)目。
[0058]當在步驟S509通過第一通過/失敗檢查單元確定編程通過時，可以終結(jié)編程循環(huán)。然而，當在步驟S509通過第一通過/失敗檢查單元確定編程失敗時，可以重復步驟S501至 S509。
[0059]當在步驟S505控制電路120確定編程操作的次數(shù)大于或等于參考數(shù)時，可以執(zhí)行第二編程循環(huán)的步驟S511至S519。
[0060]在步驟S511，操作電路120至170可以在第一驗證操作(S503)之后檢測相鄰編程失敗單元的數(shù)目來判斷編程通過/失敗。結(jié)果，通過/失敗檢查電路170的第二通過/失敗檢查單元可以操作。第二通過/失敗檢查單元可以通過使用偶數(shù)驗證結(jié)果來檢測編程失敗單元的列地址。在偶數(shù)單元的驗證操作期間，第二通過/失敗檢查單元還可以利用來自讀取/寫入電路140的輸出。此外，在奇數(shù)單元的驗證操作期間，第二通過/失敗檢查單元可以使用從讀取/寫入電路140輸出的奇數(shù)驗證結(jié)果。另外，第二通過/失敗檢查單元可以通過使用檢測到的列地址來檢測相鄰編程失敗單元的數(shù)目。一對相鄰編程失敗單元可以被計數(shù)為一或二。
[0061]在步驟S513，在第二通過/失敗檢查單元確定編程通過時，編程循環(huán)可以結(jié)束。然而，當在步驟S513第二通過/失敗檢查單元確定編程失敗時，控制電路120可以比較相鄰編程失敗單元的數(shù)目和參考數(shù)。在步驟S515，當相鄰編程失敗單元的數(shù)目大于或等于參考數(shù)時，操作電路120至170可以執(zhí)行編程操作(S517)和第一驗證操作(S519)。由于在存在很多編程失敗單元時可能出現(xiàn)圖6中上述的錯誤，執(zhí)行第一驗證操作而非第二驗證操作可能是理想的。
[0062]在執(zhí)行第一驗證操作(S519)后，在步驟S511，操作電路120至170可以檢測相鄰編程失敗單元的數(shù)目來判斷編程通過/失敗。當在步驟S513第二通過/失敗檢查單元確定編程失敗且在步驟S515相鄰編程失敗單元的數(shù)目小于參考數(shù)時，可以執(zhí)行步驟S521至S527以進行第三編程循環(huán)。
[0063]操作電路120至170可以順序執(zhí)行編程操作(S521)和第二驗證操作(S523)。即使在由于相鄰編程失敗單元的數(shù)目小于參考數(shù)而出現(xiàn)圖6所述的錯誤時，也可以通過糾錯代碼(ECC)電路來執(zhí)行校正。因而，無需分開執(zhí)行偶數(shù)單元的驗證操作和奇數(shù)單元的驗證操作。因而，可以通過執(zhí)行同時驗證偶數(shù)單元和奇數(shù)單元的第二驗證操作來減少執(zhí)行驗證操作所花的時間。
[0064]在S523執(zhí)行第二驗證操作之后，可以在步驟S525執(zhí)行通過/失敗檢查操作。第一通過/失敗檢查單元或第二通過/失敗檢查單元可以操作，以便執(zhí)行通過/失敗檢查操作。當?shù)谝煌ㄟ^/失敗檢查單元的檢查方法比第二通過/失敗檢查單元快時，可以通過第一通過/失敗檢查單元確認編程操作的通過/失敗檢查。
[0065]當在步驟S527通過第一或第二通過/失敗檢查單元確定編程通過時，編程循環(huán)可以結(jié)束。然而，當在步驟S527確定編程失敗時，可以通過步驟S521至S527來重復第三編程循環(huán)。
[0066]當編程操作的次數(shù)小于參考數(shù)時，操作電路120至170可以執(zhí)行第一驗證操作。結(jié)果，操作電路120至170可以通過第一通過/失敗檢查單元來確定編程通過/失敗。當編程操作的次數(shù)大于或等于參考數(shù)且相鄰編程失敗單元的數(shù)目小于參考數(shù)時，操作電路120至170可以執(zhí)行第二驗證操作。因而，操作電路120至170可以通過第一通過/失敗檢查單兀來確定編程通過/失敗。
[0067]因而，可以提高數(shù)據(jù)儲存速度且可以提高數(shù)據(jù)儲存可靠性。
[0068]參見圖7，示出了存儲系統(tǒng)的示意圖。根據(jù)本發(fā)明實施例的存儲系統(tǒng)700可以包括非易失性存儲器件720和存儲器控制器710。
[0069]非易失性存儲器件720可以包括前述的半導體器件。存儲器控制器710可以控制非易失性存儲器件720。具有上述配置的存儲系統(tǒng)700可以是固態(tài)硬盤(SSD)或存儲卡。存儲器件720和存儲器控制器710被組合在SSD或存儲卡中。SRAM711可以用作CPU712的操作存儲器。主機接口 713可以包括與存儲系統(tǒng)700電耦接的主機的數(shù)據(jù)交換協(xié)議。ECC塊714可以檢測和糾正包括在從非易失性存儲器件720中讀取的數(shù)據(jù)中所包括的錯誤。存儲器接口 715可以與非易失性存儲器件720接口。CPU712可以執(zhí)行用于存儲器控制器710的數(shù)據(jù)交換的一般控制操作。
[0070]存儲系統(tǒng)700還可以包括儲存與主機接口的代碼數(shù)據(jù)的ROM (未示出)。非易失性存儲器件720可以是由多個快閃存儲器芯片組成的多芯片封裝。存儲系統(tǒng)700可以被提供作為具有高可靠性和低錯誤率的儲存介質(zhì)。根據(jù)實施例的快閃存儲器件可以被提供在存儲系統(tǒng)中，諸如已經(jīng)被有效進行研究的半導體硬盤器件(固態(tài)硬盤，SSD)。例如，當存儲系統(tǒng)700是SSD時，存儲器控制器710可以通過包括USB、MMC、PC1-E、SATA、PATA、SCS1、ESDI和IDE的接口協(xié)議中的一個與外部(例如主機)通信。
[0071]參見圖8，示出了根據(jù)上述各種實施例的執(zhí)行編程操作的熔斷式存儲器件或熔斷式存儲系統(tǒng)的示意性框圖。例如，本發(fā)明的技術(shù)特征可以應(yīng)用于OneNand快閃存儲器件800作為熔斷式存儲器件。
[0072]OneNand快閃存儲器件800可以包括主機接口(I/F)810、緩沖器RAM820、控制器830、寄存器840和NAND快閃存儲器單元陣列850。主機接口 810可以被配置成通過不同協(xié)議與設(shè)備交換各種類型的信息。緩沖器RAM820可以具有用于驅(qū)動存儲器件的內(nèi)建代碼或者臨時儲存數(shù)據(jù)?？刂破?30可以被配置成響應(yīng)于控制信號和外部給予的命令來控制讀取和編程操作以及每個狀態(tài)。寄存器840可以被配置成儲存數(shù)據(jù)，所述數(shù)據(jù)包括指令、地址和限定存儲器件中的系統(tǒng)操作環(huán)境的配置。NAND快閃存儲器單元陣列850可以包括操作電路，所述操作電路包括非易失性存儲器單元和頁面緩沖器。圖2中所示的存儲器陣列可以用作NAND快閃存儲器單元陣列850的存儲器陣列。
[0073]參見圖9，示出了根據(jù)實施例的包括快閃存儲器件912的計算系統(tǒng)的示意性框圖。
[0074]根據(jù)實施例的計算系統(tǒng)900可以包括:微處理器(CPU)920、RAM930、用戶接口 940、諸如基帶芯片組的調(diào)制解調(diào)器950。計算系統(tǒng)還可以包括存儲系統(tǒng)910，存儲系統(tǒng)包括與CPU920、RAM930、用戶接口 940和調(diào)制解調(diào)器950 —起電耦接