一種應(yīng)用于半浮柵存儲(chǔ)單元的電流型靈敏放大器電路的制作方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明屬于半導(dǎo)體存儲(chǔ)器的靈敏放大器電路技術(shù)領(lǐng)域，尤其涉及一種應(yīng)用于半浮柵存儲(chǔ)單元的電流型靈敏放大器電路。
【背景技術(shù)】
[0002]半導(dǎo)體存儲(chǔ)器被廣泛應(yīng)用于各種電子產(chǎn)品之中。隨著半導(dǎo)體存儲(chǔ)器技術(shù)的不斷發(fā)展，半導(dǎo)體存儲(chǔ)器的尺寸越來(lái)越小，密度也越來(lái)越高，半導(dǎo)體存儲(chǔ)器存取數(shù)據(jù)的速度也越來(lái)越快。靈敏放大器是半導(dǎo)體存儲(chǔ)器芯片的一個(gè)重要組成部分，它直接影響到半導(dǎo)體存儲(chǔ)器的讀取和寫(xiě)入速度。靈敏放大器通過(guò)對(duì)存儲(chǔ)單元位線上的信息采樣，通過(guò)電平比較進(jìn)行判斷，在放大后得到高、低電平(邏輯狀態(tài)“I”或“O”)信號(hào)。隨著半導(dǎo)體存儲(chǔ)器密度的提高和容量的增大，半導(dǎo)體存儲(chǔ)器陣列中每根位線上所述連接的存儲(chǔ)單元的數(shù)量也越來(lái)越大，單根位線上的寄生電容也越來(lái)越大，這樣就降低了靈敏放大器的讀取速度和增加了信號(hào)的延遲。因此對(duì)靈敏放大器的要求也越來(lái)越高。低電壓、低功耗、高速、高穩(wěn)定性的靈敏放大器的設(shè)計(jì)是非常重要的。
[0003]現(xiàn)在的半導(dǎo)體存儲(chǔ)器芯片中通常采用電壓型靈敏放大器，一個(gè)典型的電壓型靈敏放大器電路如圖1所示，由一個(gè)差動(dòng)輸入級(jí)和一個(gè)交叉耦合鎖存器構(gòu)成。隨著微電子工藝進(jìn)入深亞微米乃至納米尺寸，半導(dǎo)體器件的有效溝道長(zhǎng)度和閾值電壓受到的影響愈加明顯，從而影響了半導(dǎo)體存儲(chǔ)器的性能和可靠性。特別是閾值電壓失配的存在需要靈敏放大器正常工作狀態(tài)下有更高的位線電壓擺幅，這加長(zhǎng)了位線的充放電時(shí)間，不利于靈敏放大器速度和功耗的優(yōu)化，因此現(xiàn)在對(duì)半導(dǎo)體存儲(chǔ)器的靈敏放大器的設(shè)計(jì)需要解決位線充放電時(shí)間對(duì)靈敏放大電器速度提升的制約。

【發(fā)明內(nèi)容】

[0004]鑒于上述現(xiàn)有技術(shù)存在的缺陷，本發(fā)明的目的是提出一種應(yīng)用于半浮柵存儲(chǔ)單元的電流型靈敏放大器電路。
[0005]本發(fā)明的目的將通過(guò)以下技術(shù)方案得以實(shí)現(xiàn):
一種應(yīng)用于半浮柵存儲(chǔ)單元的電流型靈敏放大器電路，包括鉗位位線靈敏放大電路以及讀取和寫(xiě)回電路，所述讀取和寫(xiě)回電路由級(jí)聯(lián)的第一電壓轉(zhuǎn)化電路和第二電壓轉(zhuǎn)換電路構(gòu)成，所述第一電壓轉(zhuǎn)化電路的第一輸出端(b端)和第二輸出端(b*端)分別接所述第二電壓轉(zhuǎn)化電路的第一輸入端(c端)和第二輸入端(c*端)；
所述鉗位位線靈敏放大電路的第三輸出端(f端)和第四輸出端(f*端)分別接所述第一電壓轉(zhuǎn)化電路的第三輸入端(a端)和第四輸入端(a*端)，所述第二電壓轉(zhuǎn)化電路的第五輸出端(d端)和第六輸出端(Cf端)接所述半浮柵存儲(chǔ)單元陣列的位線。
[0006]優(yōu)選的，上述的電流型靈敏放大器電路，所述第一電壓轉(zhuǎn)化電路包括交叉耦合的第一MOS管(M13)和第二MOS管(M14)，以及第一輸入MOS管(M15)和第二輸入MOS管(M16)，所述第一 MOS管(M13)和第二 MOS管(M14)的源極或漏極通過(guò)第三MOS管(M12)接第一參考電平(VCC)，所述第三MOS管(M12)的柵極接第一控制信號(hào)(WRB3)，所述第一輸入MOS管(M15)和第二輸入MOS管(M16)的源極或漏極通過(guò)第四MOS管(M17)接地，所述第四MOS管(M17)的柵極接第二控制信號(hào)(WRB4)。
[0007]優(yōu)選的，上述的電流型靈敏放大器電路，所述第二電壓轉(zhuǎn)化電路包括交叉耦合的第五MOS管(M21)和第六MOS管(M22)，以及第三輸入MOS管(M19)和第四輸入MOS管(M20)，所述第五MOS管(M21)和第六MOS管(M22)的源極或漏極通過(guò)第七M(jìn)OS管(M23)接第二參考電平(VSS)，所述第七M(jìn)OS管(M23)的柵極接第三控制信號(hào)(WRB5)，所述第三輸入MOS管(M19)和第四輸入MOS管(M20)的源極或漏極通過(guò)第八MOS管(M18)接第一參考電平(VCC)，所述第八MOS管(M18)的柵極接第四控制信號(hào)(WRB6)。
[0008]優(yōu)選的，上述的電流型靈敏放大器電路，還包括預(yù)充電電路，所述預(yù)充電電路包括第九MOS管(Ml )，所述第九MOS管(Ml)的柵極接預(yù)充電控制信號(hào)(HOLD)，所述第九MOS管(MD的源極或漏極接預(yù)充電參考電平(VI)，相應(yīng)地，所述第九MOS管(Ml)的漏極或源極接所述半浮柵存儲(chǔ)單元陣列的位線。
[0009]優(yōu)選的，上述的電流型靈敏放大器電路，還包括一個(gè)信號(hào)控制開(kāi)關(guān)，所述信號(hào)控制開(kāi)關(guān)包括第十MOS管(M2)，所述第十MOS管(M2)的柵極接第五控制信號(hào)(SENSE)，所述第十MOS管(M2)的源極或漏極接所述半浮柵存儲(chǔ)單元陣列的位線，相應(yīng)地，所述第十MOS管(M2)的漏極或源極接所述鉗位位線靈敏放大電路的第五輸入端(e端)。
[0010]優(yōu)選的，上述的電流型靈敏放大器電路，所述鉗位位線靈敏放大電路包括強(qiáng)制寫(xiě)“ I ”電路和強(qiáng)制寫(xiě)“O”電路，所述強(qiáng)制寫(xiě)“ I ”電路包括第十一 MOS管(M25)，其柵極接第六控制信號(hào)(Writel )，其源極或漏極接所述鉗位位線靈敏放大電路的第五輸入端(e端)，相應(yīng)地，其漏極或源極接第四參考電平(VSS2);所述強(qiáng)制寫(xiě)“O”電路包括第十二 MOS管(M26)，其柵極接第七控制信號(hào)(WriteO)，其源極或漏極接所述鉗位位線放大電路的第六輸入端(e*端)，相應(yīng)地，其漏極或源極接第四參考電平(VSS2 )。
[0011 ] 優(yōu)選的，上述的電流型靈敏放大器電路，所述鉗位位線靈敏放大電路包括反向耦合電路，所述反向耦合電路包括第十三MOS管(M4)、第十四MOS管(M5)、第十五MOS管(M7)和第十六MOS管(M8),其第五輸入端(e端)和第六輸入端(e*端)通過(guò)第十七M(jìn)OS管(MlO)和第十八MOS管(Mil)接第五參考電平(VCLAMP)，所述第十七M(jìn)OS管(MlO)和第十八MOS管(Mll)的柵極接第六參考電平(VDD)；
所述反向耦合電路的第十三MOS管(M4)和第十四MOS管(M5)的源極或漏極通過(guò)第十九MOS管(M3)接第七參考電平(VSA)，所述第十九MOS管(M3)的柵極接第八控制信號(hào)(READ)；
所述反向耦合電路的第十三MOS管(M4)和第十四MOS管(M5)的柵極通過(guò)第二十MOS管(M6)連接，所述第二十MOS管(M6)的柵極接第九控制信號(hào)(PRE2)。
[0012]優(yōu)選的，上述的電流型靈敏放大器電路，所述鉗位位線靈敏放大電路的第五輸入端(e端)和第六輸入端(e*端)通過(guò)第二^ MOS管(M9)連接,所述第二^ MOS管(M9)的柵極接第十控制信號(hào)(PRE1)。
[0013]本發(fā)明的突出效果為:本發(fā)明的讀出和寫(xiě)回電路由級(jí)聯(lián)的兩個(gè)標(biāo)準(zhǔn)電壓轉(zhuǎn)化電路構(gòu)成，利用正反饋原理將鉗位位線靈敏放大電路輸出的電平轉(zhuǎn)化為適合半浮柵存儲(chǔ)單元的寫(xiě)入電平。本發(fā)明的應(yīng)用于半浮柵存儲(chǔ)單元的電流型靈敏放大器電路在對(duì)半浮柵存儲(chǔ)單元進(jìn)行存取數(shù)據(jù)時(shí)不需要改變位線電壓，提高了感應(yīng)速度，具有電路結(jié)構(gòu)簡(jiǎn)單、低電壓、低功耗、高靈敏度以及工作可靠性高等優(yōu)點(diǎn)。
[0014]以下便結(jié)合實(shí)施例附圖，對(duì)本發(fā)明的【具體實(shí)施方式】作進(jìn)一步的詳述，以使本發(fā)明技術(shù)方案更易于理解、掌握。
【附圖說(shuō)明】
[0015]圖1是現(xiàn)有技術(shù)的一種電壓型靈敏放大器的電路圖；
圖2是本發(fā)明的應(yīng)用于半浮柵存儲(chǔ)單元的電流型靈敏放大器電路的電路圖。
【具體實(shí)施方式】
[0016]下面結(jié)合附圖與【具體實(shí)施方式】對(duì)本發(fā)明作進(jìn)一步詳細(xì)的說(shuō)明。
[0017]圖2是本發(fā)明的應(yīng)用于半浮柵存儲(chǔ)單元陣列的電流型靈敏放大器電路的電路圖，如圖2所示，本發(fā)明的應(yīng)用于半浮柵存儲(chǔ)單元陣列的電流型靈敏放大器電路包括預(yù)充電電路101、信號(hào)控制開(kāi)關(guān)102、鉗位位線靈敏放大電路103、以及讀取和寫(xiě)回電路104。
[0018]預(yù)充電電路101由第九MOS管Ml實(shí)現(xiàn)，第九MOS管Ml的柵極接預(yù)充電控制信號(hào)HOLD，第九MOS管Ml的源極或漏極接預(yù)充電參考電平VI，相應(yīng)地，第九MOS管Ml的漏極或源極接半浮柵存儲(chǔ)單元陣列10的位線BL。當(dāng)預(yù)充電控制信號(hào)HOLD有效時(shí)，預(yù)充電電路101會(huì)把半浮柵存儲(chǔ)單元陣列10的位線BL電位迅速充電到預(yù)充電參考電平VI。
[0019]信號(hào)控制開(kāi)關(guān)102由第十MOS管M2實(shí)現(xiàn)，第十MOS管M2的柵極接第五控制信號(hào)SENSE，第十MOS管M2的源極或漏極接半浮柵存儲(chǔ)單元陣列10的位線BL，相應(yīng)地第十MOS管M2的漏極或源極接鉗位位線靈敏放大電路103的第五輸入端e端。
[0020]鉗位位線靈敏放大電路103包括反向I禹合電路,反向I禹合電路由包括第十三MOS管M4、第十四MOS管M5、第十五MOS管M7和第十六MOS管M8構(gòu)成，反向耦合電路兩個(gè)輸入端(即鉗位位線靈敏放大電路103的第五輸入端e端和第六輸入端e*端)分別通過(guò)第十七M(jìn)OS管MlO和第十八MOS管Mll接第五參考電平VCLAMP。第十七M(jìn)OS管MlO和第十八MOS管Ml I的柵極均接第六參考電平VDD，使得第十七M(jìn)OS管MlO和第十八MOS管Ml I工作在線性阻變區(qū)。同時(shí)，反向耦合電路中的第十三MOS管M4和第十四MOS管M5的源極或漏極通過(guò)第十九MOS管M3接第七參考電平VSA，第十九MOS管M3的柵極接第八控制信號(hào)READ，且第十三MOS管M4和第十四MOS管的柵極通過(guò)第二十MOS管M6連接，第二十MOS管M6的柵極接第九控制信號(hào)PRE2。
[0021]鉗位位線靈敏放大電路103還可以包括強(qiáng)制寫(xiě)“I”電路和強(qiáng)制寫(xiě)“O”電路，強(qiáng)制寫(xiě)“ I ”電路由第i^一 MOS管M25實(shí)現(xiàn)，第H^一 MOS管M25的柵極接第六控制信號(hào)Writel，第十一 MOS管M25源極或漏極接鉗位位線靈敏放大電路103的第五輸入端e端。強(qiáng)制寫(xiě)“O”電路由第十二 MOS管M26實(shí)現(xiàn)，第十二 MOS管M26柵極接第七控制信號(hào)WriteO，第十二 MOS管M26源極或漏極接鉗位位線靈敏放大電路103的第六輸入端e*端。相應(yīng)地，第十一 MOS管M25和第十二MOS管M26的漏極或源極接第四參考電平VSS2。強(qiáng)制寫(xiě)“I”時(shí)，第i^一 MOS管M25處于打開(kāi)狀態(tài)，第十二 MOS管M26處于關(guān)閉狀態(tài)；強(qiáng)制寫(xiě)“O”時(shí)，第i^一 MOS管M25處于關(guān)閉狀態(tài)，第十二 MOS管M26處于打開(kāi)狀態(tài)。在不需要強(qiáng)制寫(xiě)“I”和寫(xiě)“O”時(shí)，第