一種應(yīng)用于靜態(tài)隨機(jī)存儲(chǔ)器電路的高速電流靈敏放大器的制造方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明屬于存儲(chǔ)器設(shè)計(jì)技術(shù)領(lǐng)域，涉及靜態(tài)隨機(jī)存儲(chǔ)器讀取電路設(shè)計(jì)，特別是涉及一種應(yīng)用于靜態(tài)隨機(jī)存儲(chǔ)器電路的高速電流靈敏放大器。
【背景技術(shù)】
[0002]靜態(tài)隨機(jī)存儲(chǔ)器屬于易失性存儲(chǔ)器，因?yàn)槠渫鈬刂齐娐废鄬?duì)簡(jiǎn)單、讀寫(xiě)速度較快而廣泛應(yīng)用于處理器緩存部分；常見(jiàn)于車(chē)子設(shè)備、智能設(shè)備、網(wǎng)絡(luò)設(shè)備等。靜態(tài)隨機(jī)存儲(chǔ)器的外圍電路主要由地址譯碼電路、寫(xiě)驅(qū)動(dòng)電路、靈敏放大器、讀輸出及數(shù)據(jù)選擇電路組成；其中靈敏放大器是最為關(guān)鍵的外圍電路。
[0003]靜態(tài)隨機(jī)存儲(chǔ)器電路中，每對(duì)位線可能會(huì)幾十個(gè)甚至幾百個(gè)存儲(chǔ)單元，所以導(dǎo)致位線負(fù)載電容較大，特別是先進(jìn)工藝下，存儲(chǔ)器的大容量設(shè)計(jì)當(dāng)中；其讀取速度由于負(fù)載電容大而降低。
[0004]靜態(tài)隨機(jī)存儲(chǔ)器中的靈敏放大器，主要有電壓靈敏放大器和電流靈敏放大器。由于先進(jìn)工藝中，電壓靈敏放大器其讀速度較電流靈敏放大器慢，因此設(shè)計(jì)電流靈敏放大器有利于提高存儲(chǔ)器讀速度。如圖1所示，傳統(tǒng)的電流靈敏放大器I由參考電流源11、鎖存型靈敏放大電路12及偏置電路13構(gòu)成。所述參考電流源11可以用單個(gè)NMOS管提供參考電流Iref ;所述鎖存型靈敏放大電路12包括第一上拉管TO1、第二上拉管PU2和第一下拉管HH、第二下拉管PD2構(gòu)成的互鎖結(jié)構(gòu)及輸出級(jí)反相器121及122 ;所述偏置電路15簡(jiǎn)單利用單個(gè)NMOS管即可提供所需偏置電流。存儲(chǔ)單元2輸出單元電流Icell經(jīng)由位線信號(hào)BL連接至所述鎖存型靈敏放大電路12，所述參考電流源11通過(guò)反位線信號(hào)BLB連接至所述鎖存型靈敏放大電路12，所述位線信號(hào)BL及所述反位線信號(hào)BLB還連接預(yù)充電電路3。
[0005]傳統(tǒng)電流靈敏放大器I的工作原理如下:
[0006]如圖1所示中，靜態(tài)隨機(jī)存儲(chǔ)器電路根據(jù)地址信號(hào)選中存儲(chǔ)陣列中對(duì)應(yīng)的所述存儲(chǔ)單元2后，所述位線信號(hào)BL和所述反位線信號(hào)BLB首先通過(guò)預(yù)充電電路3將兩者電壓充電至高電平；當(dāng)字線信號(hào)WL(圖中未顯示)抬高后，所述位線信號(hào)BL和所述反位線信號(hào)BLB的兩條單元通路流過(guò)的電流有量級(jí)差別；當(dāng)電流差達(dá)到靈敏放大器的最低感知電流容限時(shí)，時(shí)序控制電路(圖中未顯示)將所述偏置電路13激活，即控制信號(hào)SA_en置為高電平?，F(xiàn)假設(shè)單元電流Icell比參考電流Iref小:
[0007]由于所述位線信號(hào)BL及所述反位線信號(hào)BLB都充電至高電平，所以?xún)烧叱跏贾刀枷嗤?，接近于電源高電平，所以所述第一上拉管PUl和所述第二上拉管PU2都處于截止?fàn)顟B(tài)。所述控制信號(hào)SA_en到達(dá)后，很快將所述第一下拉管PDl和所述第二下拉管TO2的源極COM快速拉低，由于所述第一下拉管PDl和所述第二下拉管PD2的源漏極電流的流向，導(dǎo)致所述位線信號(hào)BL和所述反位線信號(hào)BLB的電平都降低；由于所述參考電流Iref比所述單元電流Icell大，流過(guò)所述第二下拉管PD2源漏極電流比所述第一下拉管PDl要大，所以所述反位線信號(hào)BLB節(jié)點(diǎn)的放點(diǎn)速度比所述位線信號(hào)BL快，所以所述反位線信號(hào)BLB的電平比所述位線信號(hào)BL更低，所述第二下拉管PD2比所述第一下拉管PDl提前由深線性區(qū)進(jìn)入飽和區(qū)。當(dāng)所述反位線信號(hào)BLB的電壓比電源電壓VDD低一個(gè)上拉管的閾值電壓時(shí)，此時(shí)所述第一上拉管PUl導(dǎo)通，進(jìn)入線性區(qū)，利用源漏端小電流對(duì)所述位線信號(hào)BL進(jìn)行緩慢充電，阻止所述位線信號(hào)BL的電壓下降；隨后所述第二上拉管PU2也導(dǎo)通進(jìn)入線性區(qū)，不過(guò)相比之下，所述第二上拉管PU2源漏電流比所述第一上拉管PUl源漏電流??；另外，所述反位線信號(hào)BLB節(jié)點(diǎn)的放電多，充電少，而所述位線信號(hào)BL節(jié)點(diǎn)的放電少，充電多；當(dāng)所述第一上拉管PUl管進(jìn)入飽和區(qū)時(shí)，所述位線信號(hào)BL充電大于放電，導(dǎo)致所述位線信號(hào)BL的電壓升高；所述第二上拉管PU2也會(huì)進(jìn)入飽和區(qū)，但是其時(shí)間很短，很快會(huì)由于所述位線信號(hào)BL的電壓升高而進(jìn)入線性區(qū)，最后截止；而所述第二下拉管PD2維持飽和區(qū)，對(duì)所述反位線信號(hào)BLB —直放電；所述第一下拉管PDl會(huì)由于所述反位線信號(hào)BLB的過(guò)度放電而進(jìn)入線性區(qū)，最后截止；最后所述第一上拉管PUl和所述第二下拉管PD2導(dǎo)通，所述第二上拉管PU2和所述第一下拉管PDl截止，維持所述位線信號(hào)BL的高電平和所述反位線信號(hào)BLB的低電平；最終，再將所述位線信號(hào)BL和所述反位線信號(hào)BLB的電壓通過(guò)反相器輸送到輸出端SO、SOB，完成讀取操作。
[0008]從以上看出，感知電流小時(shí)，靈敏放大器的讀取速度慢；即輸出端SO和SOB電壓的高電平過(guò)度到輸出端SO的高電平和輸出端SOB的低電平(或者相反)，需要經(jīng)歷一段時(shí)間，這在高速靜態(tài)隨機(jī)存儲(chǔ)器電路設(shè)計(jì)中很難應(yīng)用。
[0009]因此，如何提高靈敏放大器的讀取速度已成為本領(lǐng)域技術(shù)人員亟待解決的問(wèn)題。

【發(fā)明內(nèi)容】

[0010]鑒于以上所述現(xiàn)有技術(shù)的缺點(diǎn)，本發(fā)明的目的在于提供一種應(yīng)用于靜態(tài)隨機(jī)存儲(chǔ)器電路的高速電流靈敏放大器，用于解決現(xiàn)有技術(shù)中電壓轉(zhuǎn)換時(shí)間過(guò)長(zhǎng)的問(wèn)題。
[0011]為實(shí)現(xiàn)上述目的及其他相關(guān)目的，本發(fā)明提供一種靈敏放大器，所述靈敏放大器至少包括:
[0012]電流隔離電路，用于隔離輸入信號(hào)及輸出信號(hào)；
[0013]連接于所述電流隔離電路的電流放大電路，用于將輸入電流放大，并輸出相應(yīng)電壓信號(hào);
[0014]連接于所述電流放大電路的降壓電路，用于對(duì)所述電流放大電路輸出的信號(hào)進(jìn)行降壓；
[0015]連接于所述降壓電路的鎖存電路，用于鎖存所述降壓電路輸出的信號(hào)；
[0016]連接于所述鎖存電路的偏置電路，用于為所述鎖存電路提供偏置。
[0017]優(yōu)選地，所述電流隔離電路包括第一電流隔離管及第二電流隔離管；
[0018]其中，所述第一電流隔離管的柵極連接至控制信號(hào)，所述第一電流隔離管的源極連接所述電流放大電路，所述第一電流隔離管的漏極連接第一輸入信號(hào)；
[0019]所述第二電流隔離管的柵極連接至所述控制信號(hào)，所述第二電流隔離管的源極連接所述電流放大電路，所述第二電流隔離管的漏極連接第二輸入信號(hào)。
[0020]更優(yōu)選地，所述第一輸入信號(hào)為存儲(chǔ)單元的位線信號(hào)，所述第二輸入信號(hào)為存儲(chǔ)單元的反位線信號(hào)。
[0021]優(yōu)選地，所述電流放大電路中包括第一獲取管、第一放大管、第一負(fù)載管、第二獲取管、第二放大管以及第二負(fù)載管；
[0022]其中，所述第一獲取管的漏極連接至所述電流隔離電路；所述第一獲取管的柵極與所述第一獲取管的漏極相連，并連接至所述第一放大管的柵極；所述第一獲取管的源極與所述第一放大管的源極相連，并連接至低電平；所述第一放大管的漏極與所述第一負(fù)載管的漏極相連，并作為所述電流放大電路的第一輸出端；所述第一負(fù)載管的源極連接至高電平；所述第一負(fù)載管的柵極連接所述控制信號(hào)；
[0023]所述第二獲取管的漏極連接至所述電流隔離電路；所述第二獲取管的柵極與所述第二獲取管的漏極相連，并連接至所述第二放大管的柵極；所