電阻式存儲器裝置及其寫入方法
【技術領域】
[0001]本發(fā)明是有關于一種電阻式存儲器裝置及其寫入方法，且特別是有關于一種交錯式(cross bar)電阻式存儲器及其寫入方法。
【背景技術】
[0002]基于對于次世代非揮發(fā)性存儲器的需求，一種電阻式存儲器被提出。這種電阻式存儲器可以進行隨機的存取動作，并可用以取代NAND閃存存儲器。為了提升存儲器的密度，一種高密度的垂直排列的三維電阻式存儲器也被提出。
[0003]在交錯式電阻式存儲器中，最主要被關心的議題在于，在對于交錯式電阻式存儲器中的存儲單元進行數(shù)據(jù)寫入動作時，與選中的存儲單元排列再相同存儲行及存儲列，且未被選中的存儲單元會因為位元線以及字線上所傳送的電壓值所造成的電壓差而造成其電阻值被調(diào)整至被重置的區(qū)域中，造成儲存數(shù)據(jù)的錯誤。
[0004]上述的狀況在于一種不具有不對稱的特性的電阻式存儲單元尤為嚴重。此種電阻式存儲單元的重置狀態(tài)的電流電壓關系特性與其設定狀態(tài)的電流電壓關系特性不相對稱。因此，通過現(xiàn)有的針對電阻式存儲單元進行重置以及設定都是利用相同電壓的作法來針對具有不對稱的特性的電阻式存儲單元進行數(shù)據(jù)寫入，顯然是較不合適的。

【發(fā)明內(nèi)容】

[0005]本發(fā)明的目的在于提供一種電阻式存儲器裝置以及電阻式存儲器的寫入方法，可有效防止其電阻式存儲單元發(fā)生寫入錯誤的現(xiàn)象，有效維持數(shù)據(jù)的正確性。
[0006]本發(fā)明的電阻式存儲器裝置包括存儲單元陣列以及存儲器控制器。存儲單元陣列包括多數(shù)個存儲器單元，各存儲器單包括相互堆疊的多數(shù)個電阻式存儲單元。電阻式存儲單元分別耦接至多數(shù)條字線，存儲器單元并分別耦接至多數(shù)條位元線。存儲器控制器耦接至存儲單元陣列，其中，存儲器控制器在設定期間及重置期間的其中之一提供未連接至選中電阻式存儲單元的多數(shù)條未選中位元線第一位元線電壓，并提供未連接至選中電阻式存儲單元的多數(shù)條未選中字線第一字線電壓，其中，第一位元線電壓等于寫入電壓Vw乘以(n-l)/n，第一字線電壓等于VwXl/n，且η大于3。存儲器控制器在設定期間及重置期間的另一提供未連接至選中電阻式存儲單元的未選中位元線第二位元線電壓，并提供未連接至該選中電阻式存儲單元的未選中字線第二字線電壓，其中，第二位元線電壓等于VwX 1/η，第二字線電壓等于VwX (η-1)/η。
[0007]本發(fā)明的電阻式存儲器的寫入方法，其步驟包括:在一設定期間提供未連接至一選中電阻式存儲單元的多數(shù)條未選中位元線一第一位元線電壓，并提供未連接至該選中電阻式存儲單兀的多數(shù)條未選中字線一第一字線電壓，其中，第一位兀線電壓等于一寫入電壓Vw乘以(η-1) Zn,第一字線電壓等于VwX 1/η，η大于3 ;以及，在一重置期間提供未連接至選中電阻式存儲單元的未選中位元線一第二位元線電壓，并提供未連接至選中電阻式存儲單元的未選中字線第二字線電壓，其中，第二位元線電壓等于VwX 1/η，第二字線電壓等于 VwX (n-l)/n。
[0008]基于上述，本發(fā)明通過針對電阻式存儲單元進行重置以及設定提供不相同的字線電壓以及位元線電壓，以使未選中電阻式存儲單元的電阻值可以不受到所接受的字線電壓以及位元線電壓所影響，而改變其原先所儲存的數(shù)據(jù)，保持數(shù)據(jù)的正確性。
[0009]為讓本發(fā)明的上述特征和優(yōu)點能更明顯易懂，下文特舉實施例，并配合所附圖式作詳細說明如下。
【附圖說明】
[0010]圖1A繪示本發(fā)明一實施例的電阻式的存儲單元陣列的結構示意圖。
[0011]圖1B繪示本發(fā)明實施例的存儲器單元的放大示意圖。
[0012]圖2繪示本發(fā)明一實施例的電阻式存儲器裝置的示意圖。
[0013]圖3A繪示本發(fā)明實施例的電阻式存儲單元的設定方式的示意圖。
[0014]圖3B繪示本發(fā)明實施例的電阻式存儲單元的重置方式的示意圖。
[0015]圖4繪示的本發(fā)明實施例的電阻式存儲單元的電流電壓關系曲線圖。
[0016]圖5A及圖5B分別繪示本發(fā)明實施例的電阻式存儲單元的設定及重置動作的另一實施方式示意圖。
[0017]圖6繪示本發(fā)明一實施例的電阻式存儲器的寫入方法的流程圖。
[0018]其中，附圖標記說明如下:
[0019]100、210:存儲單元陣列
[0020]110:存儲器單元
[0021]BLl ?BL3:位元線
[0022]WLAl ?WLA3:字線組
[0023]WLl ?WL3:字線
[0024]111、112、113、114:絕緣層
[0025]RC1、RC2、RC3:電阻式存儲單元
[0026]RSL:電阻層
[0027]BLl ?BL3:位元線 BLl
[0028]200:電阻式存儲器裝置
[0029]220:存儲器控制器
[0030]SRC:選中電阻式存儲單元
[0031]410 ?430:曲線
[0032]RP:導線電阻
[0033]UNRCl?UNRC4、HSRCl?HSRC4:未選中電阻式存儲單元
[0034]Vw:寫入電壓
[0035]RESET、SET:箭號
[0036]S610?S620:寫入步驟
【具體實施方式】
[0037]請參照圖1A，圖1A繪示本發(fā)明一實施例的電阻式的存儲單元陣列的結構示意圖。存儲單元陣列100包括多數(shù)個柱狀結構的存儲器單元110，存儲器單元110以陣列的方式排列，并分別耦接至多數(shù)條位元線BLl?BL3。存儲器單元110并分別與字線組WLAl?WLA耦接，在圖1中，每一個字線組WLAl?WLA3中包括三條字線，而以存儲器單元110為范例，其所耦接的字線組WLA3包括字線WLl?WL3。
[0038]以下并請同時參照圖1A以及圖1B，其中圖1B繪示本發(fā)明實施例的存儲器單元110的放大示意圖。在圖1B中，絕緣層111、112、113以及114交叉堆疊在作為字線WL1、WL2以及WL3的導電層間，電阻層RSL覆蓋絕緣層111、112、113以及114以及字線WL1、WL2以及WL3，位元線BLl則覆蓋電阻層RSL。在圖1B中，位元線BLl與字線WL1、WL2以及WL3間的區(qū)域則分別形成電阻式存儲單元RC1、RC2以及RC3。
[0039]請參照圖2，圖2繪示本發(fā)明一實施例的電阻式存儲器裝置的示意圖。電阻式存儲器裝置200包括存儲單元陣列210以及存儲器控制器220。存儲單元陣列210可以是如圖1A所繪示的存儲單元陣列100。存儲器控制器220耦接至存儲單元陣列210，并用以提供位元線電壓以及字線電壓至存儲單元陣列210。
[0040]在本發(fā)明實施例中，存儲器控制器220可提供字線電壓至存儲單元陣列210中的字線，并通過存儲單元陣列210中的位元線來傳送位元線電壓或通過存儲單元陣列210中的位元線來接收讀出的數(shù)據(jù)信息。值得注意的是，在關于針對存儲單元陣列210中的電阻式存儲單元進行數(shù)據(jù)寫入的動作時，可分為對電阻式存儲單元進行電阻值的重置(reset)以及設定(set)兩種方式。
[0041]以下請同時參照圖2以及圖3A，其中圖3A繪示本發(fā)明實施例的電阻式存儲單元的設定方式的示意圖。在圖3A中，以3X3的存儲單元陣列為范例，當要針對選中電阻式存儲單元SRC進行電阻值的設定時，存儲器控制器220可在設定期間提供選中電阻式存儲單元SRC所連接的選中字線WL3例如等于O伏特的參考接地電壓，并提供選中電阻式存儲單元SRC所連接的選中位元線BL3寫入電壓\。另外，存儲器控制器220并提供未選中字線WLl及WL2等于1/4寫入電壓Vw的字線電壓，且提供未選中位元線BLl及BL2等于3/4寫入電壓Vw的位元線電壓。其中，未選中位元線BLl及BL2以及未選中字線WLl及WL2與選中電阻式存儲單元SRC不相連接。
[0042]值得注意的，在字線WLl?WL3及位元線BLl?BL3上，存在很多導線電阻RP。在交錯式(cross bar)電阻式存儲器的結構下，這些導線電阻RP分布在各電阻式存儲單元間。
[0043]在此請同步參照圖4繪示的本發(fā)明實施例的電阻式存儲單元的電流電壓關系曲線圖。其中，曲線410?430分別繪示電阻式存儲單元所需要的重置電壓等于-4V、-5V以及-6V的不同的關系曲線，箭號RESET及SET則分別為電阻式存儲單元進行重置以及設定的電流與電壓關系變化趨勢。圖4繪示的電阻式存儲單元的重置狀態(tài)的電流電壓關系特性與電阻式存儲單元的設定狀態(tài)的電流電壓關系特性不相對稱。
[0044]在上述的條件下，配合圖4繪示的曲線圖，未選中電阻式存儲單元UNRCl?UNRC4其所承受的位元線及字線間的電壓差等于1/2寫入電壓Vw。而以對電阻式存儲單元進行設定所需要的寫入電壓約為5V為范例，1/2寫入電壓Vw約等于2.5V，并未進入被有效設定的區(qū)域。因此，未選中電阻式存儲單元UNRCl?UNRC4的電阻值并不會被設定。相對的，選中電阻式存儲單元SRC所承受的選中位元線BL3以及選中字線WL3間的電壓差等于寫入電壓Vw而可以有效的設定其電阻值。
[0045]特別值得注意的是，連接至選中字線WL3以及選中位元線BL3其中之一的未選中電阻式存儲單元HSRCl?HSRC4。其中，以未選中電阻式存儲單元HSRCl為范例，未選中電阻式存儲單元HSRCl通過選中位元線BL3接收等于寫入電壓Vw的位元線電壓，并通過未選中字線WLl接收等于1/4寫入電壓Vw的字線電壓。如此一來，電阻式存儲單元HSRCl連接的位元線及字線間的電壓差等于3/4寫入電壓Vw，等于3.75V。依據(jù)圖4繪示的曲線可以得知，未選中電阻式存儲單元