非易失性存儲(chǔ)裝置和擦除非易失性存儲(chǔ)裝置的方法
【專利說(shuō)明】非易失性存儲(chǔ)裝置和擦除非易失性存儲(chǔ)裝置的方法
[0001]要求于2013年12月19日在韓國(guó)知識(shí)產(chǎn)權(quán)局提交的第10-2013-0159554號(hào)韓國(guó)專利申請(qǐng)的優(yōu)先權(quán)，該韓國(guó)專利申請(qǐng)的全部?jī)?nèi)容通過(guò)引用包含于此。
技術(shù)領(lǐng)域
[0002]這里描述的本發(fā)明構(gòu)思的實(shí)施例涉及一種非易失性存儲(chǔ)裝置和一種擦除非易失性存儲(chǔ)裝置的方法。
【背景技術(shù)】
[0003]半導(dǎo)體存儲(chǔ)裝置可以分為易失性半導(dǎo)體存儲(chǔ)裝置或非易失性半導(dǎo)體存儲(chǔ)裝置。非易失性半導(dǎo)體存儲(chǔ)裝置即使在電源關(guān)閉時(shí)也保持存儲(chǔ)的數(shù)據(jù)。根據(jù)使用的制造技術(shù)，存儲(chǔ)在非易失性半導(dǎo)體存儲(chǔ)裝置中數(shù)據(jù)可以是永久性的或者可重復(fù)編程的。非易失性半導(dǎo)體存儲(chǔ)裝置可以用于例如計(jì)算機(jī)行業(yè)、航空電子行業(yè)、通訊行業(yè)以及消費(fèi)電子行業(yè)中的各種各樣的應(yīng)用中的用戶數(shù)據(jù)、程序和微碼存儲(chǔ)。

【發(fā)明內(nèi)容】

[0004]本發(fā)明構(gòu)思的實(shí)施例的一個(gè)方面提供了一種用于擦除非易失性存儲(chǔ)裝置的方法，所述非易失性存儲(chǔ)裝置包括沿垂直于基底的方向形成的多個(gè)存儲(chǔ)塊，每個(gè)存儲(chǔ)塊具有連接到位線的多個(gè)串。所述方法包括利用電源電壓選擇將被擦除的存儲(chǔ)塊；利用負(fù)電壓取消選擇除了選擇的存儲(chǔ)塊以外的剩余的存儲(chǔ)塊；設(shè)置偏置條件以減小取消選擇的存儲(chǔ)塊的泄漏電流；以及對(duì)選擇的存儲(chǔ)塊執(zhí)行擦除操作。
[0005]擦除操作可以包括設(shè)置階段、擦除執(zhí)行階段和恢復(fù)階段。所述方法還可以包括在擦除操作期間向地址解碼器的阱施加負(fù)電壓以選擇存儲(chǔ)塊并取消選擇所述剩余的存儲(chǔ)塊。
[0006]所述方法還可以包括在恢復(fù)階段期間向地址解碼器的阱施加接地電壓。
[0007]所述方法還可以包括:在設(shè)置階段和擦除執(zhí)行階段期間向連接到取消選擇的存儲(chǔ)塊的源極線施加字線擦除電壓；在恢復(fù)階段期間向連接到取消選擇的存儲(chǔ)塊的源極線施加電源電壓。
[0008]所述方法還可以包括:在設(shè)置階段期間向連接到取消選擇的存儲(chǔ)塊的源極線施加電源電壓；在擦除階段期間向連接到取消選擇的存儲(chǔ)塊的源極線施加字線擦除電壓；以及在恢復(fù)階段期間向連接到取消選擇的存儲(chǔ)塊的源極線施加電源電壓。
[0009]所述方法還可以包括:在設(shè)置階段的預(yù)定延遲時(shí)間段期間向連接到取消選擇的存儲(chǔ)塊的接地選擇線施加字線擦除電壓；在設(shè)置階段的預(yù)定延遲時(shí)間流逝之后，向連接到取消選擇的存儲(chǔ)塊的接地選擇線施加電源電壓。
[0010]所述方法還可以包括:當(dāng)基底的電壓變成擦除電壓時(shí)，使連接到取消選擇的存儲(chǔ)塊的字線、串選擇線和接地選擇線浮置。
[0011]所述方法還可以包括:向連接到選擇的存儲(chǔ)塊的字線施加字線擦除電壓；以及使連接到選擇的存儲(chǔ)塊的串選擇線浮置。字線擦除電壓可以大于接地電壓且小于電源電壓。
[0012]本發(fā)明構(gòu)思的實(shí)施例的另一方面提供了一種非易失性存儲(chǔ)裝置，所述非易失性存儲(chǔ)裝置包括存儲(chǔ)塊、地址解碼器和控制邏輯器。存儲(chǔ)塊沿垂直于基底的方向形成，每個(gè)存儲(chǔ)塊包括連接到位線的多個(gè)串，每個(gè)串具有至少一個(gè)串選擇晶體管、多個(gè)存儲(chǔ)單元和至少一個(gè)接地選擇晶體管。地址解碼器被構(gòu)造成在擦除操作期間響應(yīng)于地址來(lái)選擇存儲(chǔ)塊中的將被擦除的存儲(chǔ)塊，除了被選擇的存儲(chǔ)塊以外的剩余的存儲(chǔ)塊被取消選擇?？刂七壿嬈鞅粯?gòu)造成控制地址解碼器，使得在擦除操作期間利用電源電壓和負(fù)電壓來(lái)選擇選擇的存儲(chǔ)塊，并利用負(fù)電壓來(lái)取消選擇所述剩余的存儲(chǔ)塊。
[0013]地址解碼器可以包括:第一傳輸晶體管，使連接到選擇的存儲(chǔ)塊的存儲(chǔ)單元的第一字線連接到第一源極線，并且使柵極連接以接收電源電壓，使主體連接以接收負(fù)電壓；以及第二傳輸晶體管，對(duì)應(yīng)于取消選擇的存儲(chǔ)塊，每個(gè)第二傳輸晶體管使連接到每個(gè)取消選擇的存儲(chǔ)塊的存儲(chǔ)單元的第二字線連接到第二源極線，并且使柵極連接以接收負(fù)電壓，使主體連接以接收負(fù)電壓。
[0014]地址解碼器可以包括:第一接地傳輸晶體管，使連接到選擇的存儲(chǔ)塊的接地選擇晶體管的第一接地選擇線連接到第一接地源極線，并使柵極連接以接收電源電壓并使主體連接以接收負(fù)電壓；以及第二接地傳輸晶體管，對(duì)應(yīng)于取消選擇的存儲(chǔ)塊，每個(gè)第二接地傳輸晶體管使連接到每個(gè)取消選擇的存儲(chǔ)塊的接地選擇晶體管的第二接地選擇線連接到第二接地源極線，并使柵極連接且使主體連接以接收負(fù)電壓。在擦除操作期間，在預(yù)定的延遲時(shí)間段期間首先可以向第一接地源極線和第二接地源極線施加字線擦除電壓，然后向第一接地源極線和第二接地源極線施加電源電壓。
[0015]在擦除操作期間，負(fù)電壓可以被施加到地址解碼器的阱并且被施加到包括在地址解碼器中的至少一個(gè)傳輸晶體管的柵極和主體。
[0016]擦除操作可以包括設(shè)置階段、擦除執(zhí)行階段和恢復(fù)階段，在設(shè)置階段和恢復(fù)階段，電源電壓可以被施加到連接到取消選擇的存儲(chǔ)塊的源極線。
[0017]在擦除操作期間可以使用接地選擇線(GSL)延遲方案。
[0018]根據(jù)本發(fā)明構(gòu)思的實(shí)施例的另一方面，提供了一種非易失性存儲(chǔ)裝置，所述非易失性存儲(chǔ)裝置包括:存儲(chǔ)單元陣列，具有多個(gè)存儲(chǔ)塊，每個(gè)存儲(chǔ)塊包括連接到位線的多個(gè)串，每個(gè)串具有至少一個(gè)串選擇晶體管、多個(gè)存儲(chǔ)單元和至少一個(gè)接地選擇晶體管。非易失性存儲(chǔ)裝置還包括:地址解碼器，用于在擦除操作期間選擇存儲(chǔ)塊中的將被擦除的存儲(chǔ)塊，并且用于在擦除操作期間取消選擇存儲(chǔ)塊中的除了選擇的存儲(chǔ)塊以外的將被禁止擦除的存儲(chǔ)塊；以及控制邏輯器，被構(gòu)造成控制地址解碼器，以在擦除操作期間向選擇的存儲(chǔ)塊提供電源電壓和負(fù)電壓，并且向取消選擇的存儲(chǔ)塊提供負(fù)電壓以減小來(lái)自取消選擇的存儲(chǔ)塊的泄漏電流。
[0019]地址解碼器可以包括:第一傳輸晶體管，具有用于接收電源電壓的柵極和用于接收負(fù)電壓的主體，從而在擦除操作期間使第一源極線與連接到選擇的存儲(chǔ)塊的第一存儲(chǔ)單元的第一字線連接；以及第二傳輸晶體管，具有用于接收負(fù)電壓的柵極和用于接收負(fù)電壓的主體，從而在擦除操作期間使第二源極線與連接到取消選擇的存儲(chǔ)塊的第二存儲(chǔ)單元的第二字線連接。
[0020]在擦除操作期間，擦除電壓可以被施加至第一存儲(chǔ)單元和第二存儲(chǔ)單元中的每個(gè)的源極，字線擦除電壓可以被施加至第一存儲(chǔ)單元的柵極。第二源極線的字線擦除電壓被設(shè)置為高于0V，字線擦除電壓與施加到第二傳輸晶體管的柵極的負(fù)電壓一起使第二傳輸晶體管的柵極源極電壓減小。
[0021]根據(jù)本發(fā)明構(gòu)思的實(shí)施例，由于利用負(fù)電壓減小了取消選擇的存儲(chǔ)塊的泄漏電流，因此數(shù)據(jù)的可靠性得到改善。
【附圖說(shuō)明】
[0022]通過(guò)下面結(jié)合附圖進(jìn)行的描述，本發(fā)明構(gòu)思的示例性實(shí)施例將被更清楚地理解，在附圖中，除非另外說(shuō)明，否則在不同的附圖中同樣的附圖標(biāo)記始終表示同樣的部件，在附圖中:
[0023]圖1是示意性地示出根據(jù)本發(fā)明構(gòu)思的實(shí)施例的非易失性存儲(chǔ)裝置的框圖；
[0024]圖2是根據(jù)本發(fā)明構(gòu)思的實(shí)施例的在圖1中示出的存儲(chǔ)塊的透視圖；
[0025]圖3是示意性地示出根據(jù)本發(fā)明構(gòu)思的實(shí)施例的存儲(chǔ)塊的透視圖；
[0026]圖4是示意性地示出根據(jù)本發(fā)明構(gòu)思的實(shí)施例的在圖3中示出的存儲(chǔ)塊的等效電路的電路圖；
[0027]圖5是示意性地示出根據(jù)本發(fā)明構(gòu)思的實(shí)施例的用于概念性地描述擦除操作的傳輸晶體管偏置條件的示圖；
[0028]圖6是示意性地示出根據(jù)本發(fā)明構(gòu)思的實(shí)施例的在擦除操作時(shí)利用GSL延遲方案的傳輸晶體管偏置條件的示圖；
[0029]圖7是示意性地示出根據(jù)本發(fā)明構(gòu)思的第一實(shí)施例的在擦除操作時(shí)取消選擇的存儲(chǔ)塊的偏置條件的示圖；
[0030]圖8是示意性地示出根據(jù)本發(fā)明構(gòu)思的第二實(shí)施例的在擦除操作時(shí)取消選擇的存儲(chǔ)塊的偏置條件的示圖；
[0031]圖9是示意性地示出根據(jù)本發(fā)明構(gòu)思的第三實(shí)施例的在擦除操作時(shí)取消選擇的存儲(chǔ)塊的偏置條件的示圖；
[0032]圖10是示意性地示出根據(jù)本發(fā)明構(gòu)思的第四實(shí)施例的在擦除操作時(shí)取消選擇的存儲(chǔ)塊的偏置條件的示圖；
[0033]圖11是示意性地示出根據(jù)本發(fā)明構(gòu)思的第五實(shí)施例的在擦除操作時(shí)取消選擇的存儲(chǔ)塊的偏置條件的示圖；
[0034]圖12是示意性地示出根據(jù)本發(fā)明構(gòu)思的第六實(shí)施例的在擦除操作時(shí)取消選擇的存儲(chǔ)塊的偏置條件的示圖；
[0035]圖13是示意性地示出根據(jù)本發(fā)明構(gòu)思的實(shí)施例的非易失性存儲(chǔ)裝置的擦除操作的流程圖；
[0036]圖14是示意性地示出根據(jù)本發(fā)明構(gòu)思的實(shí)施例的固態(tài)驅(qū)動(dòng)器的框圖；
[0037]圖15是示意性地示出根據(jù)本發(fā)明構(gòu)思的實(shí)施例的eMMC的框圖；
[0038]圖16是示意性地示出根據(jù)本發(fā)明構(gòu)思的實(shí)施例的UFS系統(tǒng)的框圖；以及
[0039]圖17是示意性地示出根據(jù)本發(fā)明構(gòu)思的實(shí)施例的移動(dòng)裝置的框圖。
【具體實(shí)施方式】
[0040]將參照下面的描述和附圖來(lái)詳細(xì)描述實(shí)施例。然而，本發(fā)明構(gòu)思可以以各種不同的形式實(shí)施，并且不應(yīng)該僅被解釋為局限于示出的實(shí)施例。相反，作為示例提供這些實(shí)施例使得本公開(kāi)將是徹底的且完整的，而且會(huì)將本發(fā)明的構(gòu)思的原理充分地傳達(dá)給本領(lǐng)域的普通技術(shù)人員。因此，對(duì)于一些實(shí)施例不會(huì)描述已知的工藝、元件和技術(shù)。除非另外標(biāo)出，否則在整個(gè)附圖和書(shū)面描述中，同樣的附圖標(biāo)記表示同樣的元件，因此描述不會(huì)重復(fù)。在附圖中，為清楚起