元所形成 的向量P 2相加以產(chǎn)生一個(gè)第一向量，并且將奇偶部分矩陣H2與此第一向量相乘以產(chǎn)生對應(yīng) 碼字CWJA校驗(yàn)子（形成向量S)。如此一來，解碼電路420至少不用包括相關(guān)于信息部分 矩陣H 1的電路。
[0113] 圖5是根據(jù)一范例實(shí)施例示出奇偶校驗(yàn)碼的解碼方法的流程圖。
[0114] 請參照圖5,在步驟S501中，從可復(fù)寫式非揮發(fā)性存儲器模塊106中讀取屬于一奇 偶校驗(yàn)碼的碼字，其中該碼字包括多個(gè)信息位元與多個(gè)第一奇偶位元。在步驟S502中，對 所述的信息位元進(jìn)行奇偶校驗(yàn)碼的編碼程序以產(chǎn)生多個(gè)第二奇偶位元。在步驟S503中，根 據(jù)第一奇偶位元與第二奇偶位元產(chǎn)生對應(yīng)該碼字的多個(gè)校驗(yàn)子，其中這些校驗(yàn)子是用以判 斷該碼字是否為有效的碼字。
[0115] 然而，圖5中各步驟已詳細(xì)說明如上，在此便不再贅述。值得注意的是，圖5中各 步驟可以實(shí)作為多個(gè)程序碼或是電路，本發(fā)明并不在此限。此外，圖5的方法可以搭配以上 實(shí)施例使用，也可以單獨(dú)使用，本發(fā)明并不在此限。
[0116] 綜上所述，本發(fā)明范例實(shí)施例提出的解碼方法、存儲器儲存裝置與存儲器控制電 路單元中，編碼電路會被重復(fù)利用以產(chǎn)生第二奇偶位元。此外，第一奇偶位元與第二奇偶位 元（而非信息位元）會被用來產(chǎn)生校驗(yàn)子，藉此減少解碼電路的復(fù)雜度。
[0117] 最后應(yīng)說明的是：以上各實(shí)施例僅用以說明本發(fā)明的技術(shù)方案，而非對其限制； 盡管參照前述各實(shí)施例對本發(fā)明進(jìn)行了詳細(xì)的說明，本領(lǐng)域的普通技術(shù)人員應(yīng)當(dāng)理解：其 依然可以對前述各實(shí)施例所記載的技術(shù)方案進(jìn)行修改，或者對其中部分或者全部技術(shù)特征 進(jìn)行等同替換；而這些修改或者替換，并不使相應(yīng)技術(shù)方案的本質(zhì)脫離本發(fā)明各實(shí)施例技 術(shù)方案的范圍。
【主權(quán)項(xiàng)】
1. 一種奇偶校驗(yàn)碼的解碼方法，其特征在于，包括： 從一可復(fù)寫式非揮發(fā)性存儲器模塊中讀取屬于該奇偶校驗(yàn)碼的一碼字，其中該碼字包 括多個(gè)第一信息位兀與多個(gè)第一奇偶位兀； 對該些第一信息位元進(jìn)行該奇偶校驗(yàn)碼的一編碼程序以產(chǎn)生多個(gè)第二奇偶位元；以及 根據(jù)該些第一奇偶位元與該些第二奇偶位元產(chǎn)生對應(yīng)該碼字的多個(gè)校驗(yàn)子，其中該些 校驗(yàn)子是用以判斷該碼字是否為有效的碼字。
2. 根據(jù)權(quán)利要求1所述的解碼方法，其特征在于，該奇偶校驗(yàn)碼對應(yīng)至一奇偶校驗(yàn)矩 陣與一產(chǎn)生矩陣，其中對該些第一信息位元進(jìn)行該奇偶校驗(yàn)碼的該編碼程序以產(chǎn)生該些第 二奇偶位元的步驟包括： 將該些第一信息位元所形成的向量與該產(chǎn)生矩陣相乘以產(chǎn)生該些第二奇偶位元，使得 該奇偶校驗(yàn)矩陣乘上該些第一信息位元與該些第二奇偶位元所形成的向量的結(jié)果是零向 量。
3. 根據(jù)權(quán)利要求2所述的解碼方法，其特征在于，在讀取該碼字的步驟之前，該解碼方 法還包括： 將多個(gè)第二信息位元所形成的向量與該產(chǎn)生矩陣相乘以產(chǎn)生該碼字；以及 將該碼字寫入至該可復(fù)寫式非揮發(fā)性存儲器模塊。
4. 根據(jù)權(quán)利要求2所述的解碼方法，其特征在于，該奇偶校驗(yàn)矩陣包括一信息部分矩 陣與一奇偶部分矩陣，并且根據(jù)該些第一奇偶位元與該些第二奇偶位元產(chǎn)生對應(yīng)該碼字的 該些校驗(yàn)子的步驟包括： 將該些第一奇偶位元所形成的向量與該些第二奇偶位元所形成的向量相加以產(chǎn)生一 第一向量； 將該奇偶部分矩陣與該第一向量相乘以產(chǎn)生對應(yīng)該碼字的該些校驗(yàn)子。
5. 根據(jù)權(quán)利要求4所述的解碼方法，其特征在于，該奇偶校驗(yàn)矩陣的維度是m-乘-n， 該信息部分矩陣的維度是m-乘-(n-k)，該奇偶部分矩陣的維度是m-乘-k，其中m，n，與k 為正整數(shù)， 其中該碼字的長度為n位元，該些校驗(yàn)子的長度為m位元，并且該些第一奇偶位元的長 度為k位元。
6. 根據(jù)權(quán)利要求1所述的解碼方法，其特征在于，該奇偶校驗(yàn)碼為一低密度奇偶校驗(yàn) 碼。
7. -種存儲器儲存裝置，其特征在于，包括： 一連接接口單元，用以電性連接至一主機(jī)系統(tǒng)； 一可復(fù)寫式非揮發(fā)性存儲器模塊，包括多個(gè)實(shí)體抹除單元；以及 一存儲器控制電路單元，電性連接至該連接接口單元與該可復(fù)寫式非揮發(fā)性存儲器模 塊，用以從該可復(fù)寫式非揮發(fā)性存儲器模塊中讀取屬于一奇偶校驗(yàn)碼的一碼字，其中該碼 字包括多個(gè)第一信息位元與多個(gè)第一奇偶位元， 其中，該存儲器控制電路單元用以對該些第一信息位元進(jìn)行該奇偶校驗(yàn)碼的一編碼程 序以產(chǎn)生多個(gè)第二奇偶位元，并且根據(jù)該些第一奇偶位元與該些第二奇偶位元產(chǎn)生對應(yīng)該 碼字的多個(gè)校驗(yàn)子，其中該些校驗(yàn)子是用以判斷該碼字是否為有效的碼字。
8. 根據(jù)權(quán)利要求7所述的存儲器儲存裝置，其特征在于，該奇偶校驗(yàn)碼對應(yīng)至一奇偶 校驗(yàn)矩陣與一產(chǎn)生矩陣，所述該存儲器控制電路單元對該些第一信息位元進(jìn)行該奇偶校驗(yàn) 碼的該編碼程序以產(chǎn)生該些第二奇偶位元的操作包括： 該存儲器控制電路單元將該些第一信息位元所形成的向量與該產(chǎn)生矩陣相乘以產(chǎn)生 該些第二奇偶位元，使得該奇偶校驗(yàn)矩陣乘上該些第一信息位元與該些第二奇偶位元所形 成的向量的結(jié)果是零向量。
9. 根據(jù)權(quán)利要求8所述的存儲器儲存裝置，其特征在于，該存儲器控制電路單元還用 以將多個(gè)第二信息位元所形成的向量與該產(chǎn)生矩陣相乘以產(chǎn)生該碼字，并且將該碼字寫入 至該可復(fù)寫式非揮發(fā)性存儲器模塊。
10. 根據(jù)權(quán)利要求8所述的存儲器儲存裝置，其特征在于，該奇偶校驗(yàn)矩陣包括一信息 部分矩陣與一奇偶部分矩陣，所述該存儲器控制電路單元根據(jù)該些第一奇偶位元與該些第 二奇偶位元產(chǎn)生對應(yīng)該碼字的該些校驗(yàn)子的操作包括： 該存儲器控制電路單元將該些第一奇偶位元所形成的向量與該些第二奇偶位元所形 成的向量相加以產(chǎn)生一第一向量，并且將該奇偶部分矩陣與該第一向量相乘以產(chǎn)生對應(yīng)該 碼字的該些校驗(yàn)子。
11. 根據(jù)權(quán)利要求10所述的存儲器儲存裝置，其特征在于，該奇偶校驗(yàn)矩陣的維度是 m-乘-n，該信息部分矩陣的維度是m-乘-(n-k)，該奇偶部分矩陣的維度是m-乘-k，其中 m，n，與k為正整數(shù)， 其中該碼字的長度為n位元，該些校驗(yàn)子的長度為m位元，并且該些第一奇偶位元的長 度為k位元。
12. 根據(jù)權(quán)利要求7所述的存儲器儲存裝置，其特征在于，該奇偶校驗(yàn)碼為一低密度奇 偶校驗(yàn)碼。
13. -種存儲器控制電路單元，其特征在于，用于控制一可復(fù)寫式非揮發(fā)性存儲器模 塊，該存儲器控制電路單元包括： 一主機(jī)接口，用以電性連接至一主機(jī)系統(tǒng)； 一存儲器接口，用以電性連接至該可復(fù)寫式非揮發(fā)性存儲器模塊； 一存儲器管理電路，電性連接至該主機(jī)接口與該存儲器接口，用以從該可復(fù)寫式非揮 發(fā)性存儲器模塊中讀取屬于一奇偶校驗(yàn)碼的一碼字，其中該碼字包括多個(gè)第一信息位兀與 多個(gè)第一奇偶位元；以及 一錯(cuò)誤校驗(yàn)與校正電路，包括一編碼電路與一解碼電路， 其中該編碼電路用以對該些第一信息位元進(jìn)行該奇偶校驗(yàn)碼的一編碼程序以產(chǎn)生多 個(gè)第二奇偶位元， 其中該解碼電路用以根據(jù)該些第一奇偶位元與該些第二奇偶位元產(chǎn)生對應(yīng)該碼字的 多個(gè)校驗(yàn)子，其中該些校驗(yàn)子是用以判斷該碼字是否為有效的碼字。
14. 根據(jù)權(quán)利要求13所述的存儲器控制電路單元，其特征在于，該奇偶校驗(yàn)碼對應(yīng)至 一奇偶校驗(yàn)矩陣與一產(chǎn)生矩陣，其中該編碼電路用以將該些第一信息位元所形成的向量與 該產(chǎn)生矩陣相乘以產(chǎn)生該些第二奇偶位元，使得該奇偶校驗(yàn)矩陣乘上該些第一信息位元與 該些第二奇偶位元所形成的向量的結(jié)果是零向量。
15. 根據(jù)權(quán)利要求14所述的存儲器控制電路單元，其特征在于，該編碼電路還用以將 多個(gè)第二信息位元所形成的向量與該產(chǎn)生矩陣相乘以產(chǎn)生該碼字，并且該存儲器管理電路 還用以將該碼字寫入至該可復(fù)寫式非揮發(fā)性存儲器模塊。
16. 根據(jù)權(quán)利要求14所述的存儲器控制電路單元，其特征在于，該奇偶校驗(yàn)矩陣包括 一信息部分矩陣與一奇偶部分矩陣，所述解碼電路據(jù)該些第一奇偶位元與該些第二奇偶位 元產(chǎn)生對應(yīng)該碼字的該些校驗(yàn)子的操作包括： 該解碼電路將該些第一奇偶位元所形成的向量與該些第二奇偶位元所形成的向量相 加以產(chǎn)生一第一向量，并且將該奇偶部分矩陣與該第一向量相乘以產(chǎn)生對應(yīng)該碼字的該些 校驗(yàn)子。
17. 根據(jù)權(quán)利要求16所述的存儲器控制電路單元，其特征在于，該奇偶校驗(yàn)矩陣的維 度是m-乘-n，該信息部分矩陣的維度是m-乘-(n-k)，該奇偶部分矩陣的維度是m-乘-k， 其中m，n，與k為正整數(shù)， 其中該碼字的長度為n位元，該些校驗(yàn)子的長度為m位元，并且該些第一奇偶位元的長 度為k位元。
18. 根據(jù)權(quán)利要求13所述的存儲器控制電路單元，其特征在于，該奇偶校驗(yàn)碼為一低 密度奇偶校驗(yàn)碼。
【專利摘要】本發(fā)明提出一種奇偶校驗(yàn)碼的解碼方法、存儲器儲存裝置及控制電路單元。此解碼方法包括：從可復(fù)寫式非揮發(fā)性存儲器模塊中讀取屬于奇偶校驗(yàn)碼的一碼字，其中該碼字包括多個(gè)信息位元與多個(gè)第一奇偶位元；對信息位元進(jìn)行奇偶校驗(yàn)碼的編碼程序以產(chǎn)生多個(gè)第二奇偶位元；以及根據(jù)第一奇偶位元與第二奇偶位元產(chǎn)生對應(yīng)該碼字的多個(gè)校驗(yàn)子，其中這些校驗(yàn)子是用以判斷該碼字是否為有效的碼字。藉此，可以減少解碼電路的復(fù)雜度。
【IPC分類】G11C29-42
【公開號】CN104733051
【申請?zhí)枴緾N201310706257
【發(fā)明人】江志軒
【申請人】群聯(lián)電子股份有限公司
【公開日】2015年6月24日
【申請日】2013年12月19日