[0024]實施例1嵌入式閃存芯片失效分析
[0025]以下舉例說明本發(fā)明在一個嵌入式Flash (閃存)芯片產(chǎn)品失效分析的實際應(yīng)用。
[0026]芯片中的Flash存儲器在Erase/Program操作中會使用兩個HV高電壓信號，一個是正的HV信號，我們稱之為VP0S，另一個是負的HV信號，我們稱之為VNEG。上述兩個HV信號都屬于芯片內(nèi)部信號，在實際應(yīng)用中并不需要將其引出到外部管腳，但為了實現(xiàn)可測性及應(yīng)用本發(fā)明所述的位圖分析方法進行測試分析，在芯片設(shè)計階段我們便通過連接通路將其連接到芯片外部測試管腳，外部測試管腳分別命名為VPOS和VNEG，連接通路上通過控制開關(guān)控制連接通路的通斷。
[0027]該芯片產(chǎn)品在制造過程中發(fā)生低良率問題，失效測試項目和芯片內(nèi)的Flash有關(guān)，需要分析其失效原因。應(yīng)用本發(fā)明的位圖分析方法對失效芯片進行分析，步驟包括:
[0028]第一步，使用具有位圖分析功能的測試儀對失效樣品內(nèi)的FLASH先進行Erase操作(VPOS及VNEG均不外加電壓)，然后對芯片進行數(shù)據(jù)Read并進行常規(guī)位圖分析，結(jié)果顯示Erase后的Read數(shù)據(jù)正常,說明Erase操作沒有發(fā)生異常。接著，對FLASH進行Program測試操作(VP0S及VNEG均不外加電壓)，然后對其進行數(shù)據(jù)Read并進行常規(guī)位圖分析，結(jié)果發(fā)現(xiàn)存儲器陣列的所有存儲單元均失效，說明Program操作是芯片失效的異常操作對象。進一步，通過測試儀控制芯片打開VPOS及VNEG的測試通路開關(guān)，將P1gram測試操作過程中的VPOS及VNEG電壓值測量出來，發(fā)現(xiàn)VPOS在Program操作過程中電壓值比設(shè)計規(guī)格值Vspec低，屬于異常范圍，而VNEG電壓值在正常范圍內(nèi)。從而確認了該失效芯片的失效特征滿足本發(fā)明的兩個適用性特征，同時確認了失效芯片的異常操作發(fā)生在Program操作上。
[0029]第二步，對失效芯片進行Erase測試操作，使其NVM存儲器的數(shù)據(jù)背景為Erase后狀態(tài)。
[0030]第三步，通過測試儀控制芯片打開VPOS的測試通路開關(guān)，同時對VPOS測試管腳施加Vspec的電壓,在此條件下進行Program操作,然后對芯片進行Read并使用位圖測試獲得Program操作之后的位圖數(shù)據(jù)，發(fā)現(xiàn)存儲陣列的所有存儲單元Read數(shù)據(jù)均正常，說明外加VPOS電壓使缺陷處電位達到了滿足正常Program操作的要求。
[0031]第四步，為暴露缺陷特征，對芯片Erase操作重置存儲器陣列背景后，適當(dāng)降低VPOS的外加電壓值，在此條件下，對芯片進行Program操作，然后對芯片進行Read操作并獲得存儲器陣列的位圖數(shù)據(jù)，結(jié)果發(fā)現(xiàn)位圖呈現(xiàn)出行列交叉失效特征，即獲得了具有缺陷失效特征的有效位圖信息。需要注意，是否需要進行改變VPOS電壓的嘗試，與失效芯片缺陷造成的漏電程度相關(guān)，此步驟為非必要步驟。獲得有效位圖信息后，則可根據(jù)獲得的具有失效特征的位圖信息進行失效機理分析和定位。
[0032]通過本發(fā)明所述方法，能夠在NVM存儲陣列全部存儲單元Read失效的情況下得到失效芯片的具有缺陷特征的位圖信息，突破了常規(guī)位圖分析方法的限制，大大提高了位圖分析定位的有效性和適用范圍。根據(jù)我們在某NVM存儲器芯片產(chǎn)品失效分析的實際經(jīng)驗，在采用位圖分析的案例中，可采用常規(guī)位圖分析方法獲得有效特征位圖信息的案例數(shù)量占40%左右，必須采用發(fā)明所提出的位圖分析方法的案例數(shù)量占60%左右。常規(guī)位圖方法的有效性，依賴于芯片電路設(shè)計、版圖布局相對于工藝缺陷類型的敏感性。隨著集成電路最小線寬的縮小及低功耗設(shè)計的應(yīng)用，NVM芯片中HV電壓網(wǎng)絡(luò)對制造缺陷的敏感性越來越高，此類失效在NVM芯片所有失效中的比例也越來越高，因此常規(guī)位圖分析方法的有效性將越來越低，而本發(fā)明提出的改進的位圖分析方法將能夠大大提高NVM芯片產(chǎn)品失效分析的成功率和適用范圍。
【主權(quán)項】
1.應(yīng)用于NVM芯片的失效位圖分析方法，其特征在于，從芯片外部由具有位圖分析功能的測試儀輸入HV信號，測試芯片的擦除、編程、讀取功能，用位圖分析方法進行分析，存儲單元陣列中，缺陷附近的行或列在位圖中表現(xiàn)為讀取錯誤，遠離缺陷的行或列在位圖中表現(xiàn)為讀取正確，根據(jù)位圖反映的缺陷特征信息分析失效機理和定位失效位置。
2.根據(jù)權(quán)利要求1所述的方法，其特征在于，步驟包括: 1)在芯片設(shè)計階段，將存儲單元擦除和編程動作使用的HV信號通過連接通路引出到芯片HV信號測試管腳； 2)通過測試儀對失效芯片進行擦除、編程及讀取操作，確定芯片功能異常動作是擦除還是編程操作； 3)設(shè)置失效芯片的存儲數(shù)據(jù)背景； 4)通過測試儀向失效芯片的功能異常動作對象的HV信號測試管腳施加一個與設(shè)計規(guī)格對應(yīng)的HV電壓值，在此條件下對芯片進行步驟2)所述功能異常動作的測試操作，然后對芯片進行讀取操作，并采用位圖測試方法獲得具有失效特征的有效位圖信息； 5)根據(jù)獲得的位圖信息進行失效機理分析和失效定位分析。
3.根據(jù)權(quán)利要求2所述的方法，其特征在于，步驟2)進一步包括以下步驟: 21)在讀取操作中進行位圖測試分析，確認芯片是否具有存儲單元全部失效、無法呈現(xiàn)特征失效位圖的特征； 22)測量功能異常動作過程中的HV信號電壓幅值，確認HV信號是否存在電壓幅值偏低異常的特征。
4.根據(jù)權(quán)利要求2所述的方法，其特征在于，步驟4)和步驟5)之間，還包括以下步驟:調(diào)整步驟4)所述的HV電壓值，并進行步驟3)和步驟4)所述的測試過程，直至獲得能夠呈現(xiàn)缺陷特質(zhì)失效特征的位圖信息。
5.根據(jù)權(quán)利要求4所述的方法，其特征在于，所述HV電壓值的調(diào)整方法是:當(dāng)前次位圖呈現(xiàn)為全部存儲單元失效時，則在前次HV電壓基礎(chǔ)上增加外加HV電壓值；當(dāng)前次位圖呈現(xiàn)為全部存儲單元正常時，則在前次HV電壓基礎(chǔ)上降低外加HV電壓值。
【專利摘要】本發(fā)明公開了一種應(yīng)用于NVM芯片的失效位圖分析方法，該方法從芯片外部由具有位圖分析功能的測試儀輸入HV信號，測試芯片的擦除、編程、讀取功能，用位圖分析方法進行分析，存儲單元陣列中，缺陷附近的行或列在位圖中表現(xiàn)為讀取錯誤，遠離缺陷的行或列在位圖中表現(xiàn)為讀取正確，根據(jù)位圖反映的缺陷特征信息分析失效機理和定位失效位置。本發(fā)明通過改進常規(guī)的失效位圖分析方法，將HV信號由芯片內(nèi)部Pump電路模塊產(chǎn)生改為由芯片外部測試儀輸入，從而在NVM存儲陣列全部存儲單元Read失效的情況下，得到了失效芯片的具有缺陷特征的位圖信息，不僅突破了常規(guī)位圖分析方法的限制，而且大大提高了位圖分析定位的有效性和適用范圍。
【IPC分類】G11C8-10
【公開號】CN104751875
【申請?zhí)枴緾N201310726710
【發(fā)明人】曾志敏
【申請人】上海華虹宏力半導(dǎo)體制造有限公司
【公開日】2015年7月1日
【申請日】2013年12月25日