非易失性半導(dǎo)體存儲(chǔ)裝置的制造方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及非易失性半導(dǎo)體存儲(chǔ)裝置，尤其涉及改善存儲(chǔ)器的基本特性以及使數(shù)據(jù)的讀出以及寫(xiě)入快速化的技術(shù)。
【背景技術(shù)】
[0002]近年來(lái)，伴隨著電子設(shè)備、尤其是移動(dòng)電話(包括智能手機(jī))、便攜式音樂(lè)播放器、數(shù)碼相機(jī)、平板終端等的需求增加，非易失性半導(dǎo)體存儲(chǔ)裝置的需求不斷提高，實(shí)現(xiàn)大容量化、小型化、快速改寫(xiě)、快速讀出、低耗電下的動(dòng)作的技術(shù)開(kāi)發(fā)正在積極開(kāi)展。
[0003]目前主打的非易失性存儲(chǔ)器為閃存，但閃存的改寫(xiě)時(shí)間為微秒或毫秒級(jí)，因此成為阻礙搭載有閃存的成套設(shè)備的性能提升的要因。
[0004]近年來(lái)，與閃存相比可實(shí)現(xiàn)快速且低耗電的改寫(xiě)的新的非易失性存儲(chǔ)器的開(kāi)發(fā)正在積極開(kāi)展。例如有將變阻型元件用于存儲(chǔ)元件的變阻型存儲(chǔ)器(ReRAM AesistiveRandom Access Memory)等。在變阻型存儲(chǔ)器中可以實(shí)現(xiàn)改寫(xiě)時(shí)間為納秒級(jí)這樣的快速改寫(xiě)。進(jìn)而，改寫(xiě)時(shí)所需的電壓在閃存中需要1V以上，但在變阻型存儲(chǔ)器中為1.8V左右，因此可以實(shí)現(xiàn)非易失性存儲(chǔ)器的低耗電化。
[0005]在專利文獻(xiàn)I中公開(kāi)了變阻型存儲(chǔ)器的讀出電路的構(gòu)成。變阻型存儲(chǔ)器的存儲(chǔ)器單元通過(guò)變阻元件和單元晶體管的串聯(lián)連接來(lái)構(gòu)成。變阻元件根據(jù)保存數(shù)據(jù)(“O”數(shù)據(jù)、“I”數(shù)據(jù))而在例如1ΚΩ?1ΜΩ的電阻值的范圍內(nèi)被設(shè)定為低電阻值或高電阻值，由此來(lái)存儲(chǔ)數(shù)據(jù)。利用在變阻元件的電阻值較低的情況下存儲(chǔ)器單元電流變多、在變阻元件的電阻值較高的情況下存儲(chǔ)器單元電流變少的特性，由讀出放大器電路在讀出動(dòng)作時(shí)探測(cè)該存儲(chǔ)器單元電流的差異，從而讀出被保存在存儲(chǔ)器單元中的數(shù)據(jù)。
[0006]在前述的存儲(chǔ)器單元呈矩陣狀配置的存儲(chǔ)器單元陣列中，具備:多個(gè)位線，被共同地連接至與各列分別對(duì)應(yīng)設(shè)置的多個(gè)存儲(chǔ)器單元所包含的變阻元件；和多個(gè)源極線，被共同地連接至與各行分別對(duì)應(yīng)設(shè)置的多個(gè)存儲(chǔ)器單元所包含的單元晶體管的源極端。并且，在數(shù)據(jù)讀出時(shí)，將位線或源極線當(dāng)中的一方輸入至讀出放大器電路，將另一方接地，向位線、源極線充電電荷。由此，能夠由讀出放大器電路來(lái)探測(cè)存儲(chǔ)器單元電流的差異，可以實(shí)現(xiàn)被保存在存儲(chǔ)器單元中的數(shù)據(jù)的讀出。
[0007]在專利文獻(xiàn)2中公開(kāi)了變阻型存儲(chǔ)器的寫(xiě)入電路的構(gòu)成。變阻型存儲(chǔ)器的存儲(chǔ)器單元通過(guò)變阻元件和單元晶體管的串聯(lián)連接來(lái)構(gòu)成。變阻元件可以根據(jù)寫(xiě)入電壓的朝向來(lái)進(jìn)行高電阻化或低電阻化。例如，對(duì)存儲(chǔ)器單元的變阻元件側(cè)施加寫(xiě)入電壓，將單元晶體管側(cè)接地，從而能夠使存儲(chǔ)器單元高電阻化，將存儲(chǔ)器單元的變阻元件側(cè)接地，對(duì)單元晶體管側(cè)施加寫(xiě)入電壓，從而可以進(jìn)行低電阻化。
[0008]在先技術(shù)文獻(xiàn)
[0009]專利文獻(xiàn)
[0010]專利文獻(xiàn)1:日本特開(kāi)2008-065953號(hào)公報(bào)
[0011]專利文獻(xiàn)1:日本特開(kāi)2008-052781號(hào)公報(bào)

【發(fā)明內(nèi)容】

[0012]發(fā)明要解決的課題
[0013]然而，在前述的現(xiàn)有的變阻型非易失性存儲(chǔ)器中存在以下所示的課題。即，由于位線被共同地連接至存儲(chǔ)器單元的變阻元件，因此需要在變阻元件的上層進(jìn)行布線，一般而言布線電阻會(huì)變小，但寄生電容負(fù)載會(huì)變大。但是，由于源極線被共同地連接至存儲(chǔ)器單元的單元晶體管，因此需要在比位線更靠下層的位置進(jìn)行布線，一般而言布線電阻會(huì)變大，寄生電容負(fù)載會(huì)變小。因此，在數(shù)據(jù)寫(xiě)入時(shí)，使變阻元件高電阻化時(shí)對(duì)位線施加寫(xiě)入電壓(Vreset)，使變阻元件低電阻化時(shí)對(duì)源極線施加寫(xiě)入電壓(Vset)，但即便施加這些規(guī)定的寫(xiě)入電壓，位線、源極線的電阻負(fù)載也不同，因此在存儲(chǔ)器單元的兩端被施加的電壓不同。其結(jié)果，改寫(xiě)次數(shù)特性、改寫(xiě)后的數(shù)據(jù)保持特性等的非易失性存儲(chǔ)器的基本特性有可能劣化。此外，在數(shù)據(jù)讀出時(shí)、數(shù)據(jù)寫(xiě)入時(shí)，需要對(duì)位線充電電荷，但由于位線的電容負(fù)載較大，因此無(wú)法快速地充電。
[0014]鑒于上述相應(yīng)點(diǎn)，本發(fā)明的目的在于，在非易失性半導(dǎo)體存儲(chǔ)裝置中改善存儲(chǔ)器的基本特性，并且使數(shù)據(jù)的讀出以及寫(xiě)入快速化。
[0015]用于解決課題的手段
[0016]為了解決上述課題，根據(jù)本發(fā)明而采用了如下的解決手段。非易失性半導(dǎo)體存儲(chǔ)裝置作為多個(gè)存儲(chǔ)器單元而至少具有:第一存儲(chǔ)器單元，其包括第一單元晶體管、一端與所述第一單元晶體管的漏極端連接的第一變阻元件；和第二存儲(chǔ)器單元，其包括第二單元晶體管、一端與所述第二單元晶體管的漏極端連接的第二變阻元件，作為與所述多個(gè)存儲(chǔ)器單元分別對(duì)應(yīng)設(shè)置的多個(gè)字線而具有:第一字線，其與所述第一單元晶體管的柵極端連接；和第二字線，其與所述第二單元晶體管的柵極端連接，所述非易失性半導(dǎo)體存儲(chǔ)裝置還具備:第一數(shù)據(jù)線，其對(duì)所述第一單元晶體管的源極端和所述第二變阻元件的另一端進(jìn)行連接；和第二數(shù)據(jù)線，其對(duì)所述第一變阻元件的另一端和所述第二單元晶體管的源極端進(jìn)行連接。
[0017]或者，非易失性半導(dǎo)體存儲(chǔ)裝置具備:多個(gè)存儲(chǔ)器單元，被配置為矩陣狀，分別包括單元晶體管和與所述單元晶體管的漏極端連接的變阻元件；多個(gè)字線，與所述多個(gè)存儲(chǔ)器單元的各行分別對(duì)應(yīng)設(shè)置，被共同地連接至該對(duì)應(yīng)的存儲(chǔ)器單元所包含的單元晶體管的柵極端；多個(gè)第一數(shù)據(jù)線，與所述多個(gè)存儲(chǔ)器單元的各列或各行分別對(duì)應(yīng)設(shè)置，被共同地連接至該對(duì)應(yīng)的存儲(chǔ)器單元所包含的變阻元件；多個(gè)第二數(shù)據(jù)線，與所述多個(gè)存儲(chǔ)器單元的各列或各行分別對(duì)應(yīng)設(shè)置，被共同地連接至該對(duì)應(yīng)的存儲(chǔ)器單元所包含的單元晶體管的源極端；第一存儲(chǔ)器單元陣列區(qū)域，其包括所述多個(gè)字線之中的至少一根字線；和第二存儲(chǔ)器單元陣列區(qū)域，其包括與所述第一存儲(chǔ)器單元陣列區(qū)域所包括的字線不同的至少一根字線，所述第一存儲(chǔ)器單元陣列區(qū)域中的所述多個(gè)第一數(shù)據(jù)線和所述第二存儲(chǔ)器單元陣列區(qū)域中的所述多個(gè)第二數(shù)據(jù)線分別被連接，所述第一存儲(chǔ)器單元陣列區(qū)域中的所述多個(gè)第二數(shù)據(jù)線和所述第二存儲(chǔ)器單元陣列區(qū)域中的所述多個(gè)第一數(shù)據(jù)線分別被連接。
[0018]或者，非易失性半導(dǎo)體存儲(chǔ)裝置具備:多個(gè)存儲(chǔ)器單元，被配置為矩陣狀，分別包括單元晶體管和與所述單元晶體管的漏極端連接的變阻元件；多個(gè)字線，與所述多個(gè)存儲(chǔ)器單元的各行分別對(duì)應(yīng)設(shè)置，被共同地連接至該對(duì)應(yīng)的存儲(chǔ)器單元所包含的單元晶體管的柵極端；多個(gè)第一數(shù)據(jù)線，與所述多個(gè)存儲(chǔ)器單元的各列或各行分別對(duì)應(yīng)設(shè)置，被共同地連接至該對(duì)應(yīng)的存儲(chǔ)器單元所包含的變阻元件；多個(gè)第二數(shù)據(jù)線，與所述多個(gè)存儲(chǔ)器單元的各列或各行分別對(duì)應(yīng)設(shè)置，被共同地連接至該對(duì)應(yīng)的存儲(chǔ)器單元所包含的單元晶體管的源極端；第一存儲(chǔ)器單元陣列區(qū)域，其包括所述多個(gè)字線之中的至少一根字線；和第二存儲(chǔ)器單元陣列區(qū)域，其包括與所述第一存儲(chǔ)器單元陣列區(qū)域所包括的字線不同的至少一根字線，所述第一存儲(chǔ)器單元陣列區(qū)域中的所述多個(gè)第一以及第二數(shù)據(jù)線之中的至少I對(duì)第一以及第二數(shù)據(jù)線，與所述第二存儲(chǔ)器單元陣列區(qū)域中的所述多個(gè)第一以及第二數(shù)據(jù)線之中的至少I對(duì)第一以及第二數(shù)據(jù)線連接，所述第一存儲(chǔ)器單元陣列區(qū)域中的其余的所述多個(gè)第一以及第二數(shù)據(jù)線之中的至少I對(duì)第一以及第二數(shù)據(jù)線，與所述第二存儲(chǔ)器單元陣列區(qū)域中的其余的所述多個(gè)第一以及第二數(shù)據(jù)線之中的至少I對(duì)第二以及第一數(shù)據(jù)線連接。
[0019]在非易失性半導(dǎo)體存儲(chǔ)裝置中，在向存儲(chǔ)器單元寫(xiě)入數(shù)據(jù)時(shí)使變阻元件高電阻化的情況下，向第一數(shù)據(jù)線施加寫(xiě)入電壓，第二數(shù)據(jù)線被接地。另一方面，在使變阻元件低電阻化的情況下，第一數(shù)據(jù)線被接地，向第二數(shù)據(jù)線施加寫(xiě)入電壓。
[0020]在此，在現(xiàn)有技術(shù)中，與第一數(shù)據(jù)線相比而第二數(shù)據(jù)線的布線電阻負(fù)載大，這些數(shù)據(jù)線的電壓降量分別不同，因此即便向第一以及第二數(shù)據(jù)線分別施加相同的寫(xiě)入電壓，在存儲(chǔ)器單元的兩端也不會(huì)被施加相同的寫(xiě)入電壓。例如，使變阻元件低電阻化的情況下的漏極電壓Vset (例如2.4V)在存儲(chǔ)器陣列的端部處的電壓降為300mV，相對(duì)于此，使變阻元件高電阻化的情況下的漏極電壓Vreset (例如2.4V)在存儲(chǔ)器陣列的端部處的電壓降為60mV。因而，在使變阻元件高電阻化的情況和低電阻化的情況下，電壓的平衡會(huì)打破。其結(jié)果，伴隨著改寫(xiě)次數(shù)的增加，改寫(xiě)后的數(shù)據(jù)保持特性劣化。
[0021]相對(duì)于此，在本發(fā)明所涉及的非易失性半導(dǎo)體存儲(chǔ)裝置中，能夠使第一以及第二數(shù)據(jù)線的負(fù)載變得均等。由此，在向第一數(shù)據(jù)線和第二數(shù)據(jù)線施加了相同的寫(xiě)入電壓的情況下，被施加于存儲(chǔ)器單元的兩端的電壓也變得相同。例如，使變阻元件低電阻化的情況下的漏極電壓Vset (例如2.4V)在存儲(chǔ)器陣列的端部處的電壓降為180mV，相對(duì)于此，使變阻元件高電阻化的情況下的漏極電壓Vreset (例如2.4V)在