存儲器陣列及其操作方法
【技術領域】
[0001] 本發(fā)明涉及存儲器技術領域，尤其涉及一種存儲器陣列及其操作方法。
【背景技術】
[0002] 在半導體存儲裝置中，閃存（Flashmemory)是一種非易失性存儲器，且屬于可擦 除可編程只讀存儲器（ErasableProgrammableRead-OnlyMemory，EPROM)。閃存可針對 整個存儲器區(qū)塊進行擦除，且擦除速度快，約需一至兩秒。因此，近年來，閃存已運用于各種 消費性電子產(chǎn)品中，例如：數(shù)碼相機、數(shù)碼攝影機、移動電話或筆記本電腦等。一般而言，閃 存分分柵結構或堆疊柵結構或兩種結構的組合。分柵式存儲器由于其特殊的結構，相比堆 疊柵存儲器在編程和擦除的時候都體現(xiàn)出其獨特的性能優(yōu)勢，因此分柵式結構由于具有高 的編程效率，字線的結構可以避免"過擦除"等優(yōu)點，應用尤為廣泛。然而，現(xiàn)有技術中的分 柵式存儲器中存在功耗大、電流之間耦合導致操作錯誤等現(xiàn)象。

【發(fā)明內(nèi)容】

[0003] 本發(fā)明的目的在于，提供一種存儲器陣列及其操作方法，可以降低編程時的功耗， 提高各漏極電流的準確性，并提高讀取操作的準確性。
[0004] 為解決上述技術問題，本發(fā)明提供一種存儲器陣列，包括：
[0005] 在襯底上按行方向和列方向進行陣列分布的多個存儲單元，所述襯底中包括N 阱，每個所述存儲單元包括位于所述N阱中的漏極和源極、由下至上依次位于所述襯底上 的漏極浮柵和漏極控制柵、由下至上依次位于所述襯底上的源極浮柵和源極控制柵、以及 位于所述N阱上且位于所述漏極浮柵和源極浮柵之間的選擇柵，其中，部分所述漏極浮柵 位于所述漏極上，部分所述源極浮柵位于所述源極上，所述N阱的底部接通到一阱端；
[0006] 按列方向交替設置的漏極選擇線和源極選擇線，每個所述漏極選擇線和源極選擇 線分別將列方向的每個所述存儲單元的漏極和源極連接，其中，所述漏極選擇線和源極選 擇線分別接通到一漏信號和一源信號；
[0007] 按行方向設置的字線選通信號線，每個所述字線選通信號線將行方向的每個所述 存儲單元的選擇柵連接，其中，所述字線選通信號線接通到一字線選通信號；
[0008] 按行方向設置的第一控制柵線，每個所述第一控制柵線將行方向的每個所述存儲 單元的漏極控制柵連接，其中，所述第一控制柵線接通到一第一控制柵信號；
[0009] 按行方向設置的第二控制柵線，每個所述第二控制柵線將行方向的每個所述存儲 單元的源極控制柵連接，其中，所述第二控制柵線接通到一第二控制柵信號。
[0010] 可選的，每個存儲單元還包括金屬孔，每個所述存儲單元連接的漏極選擇線通過 一個金屬孔與漏極連接，每個所述存儲單元連接的源極選擇線通過一個金屬孔與源極連 接，列方向相鄰的兩個所述存儲單元的源極選擇線或漏極選擇線通過同一個金屬孔連接。
[0011] 相應的，本發(fā)明還提供一種上述存儲器陣列的操作方法，包括：
[0012] 對行和列同時選中的存儲單元進行編程操作時，漏信號的電壓為-5V~-9V，源信 號的電壓為0V，第一控制柵信號的電壓為-6V~-10V，第二控制柵信號的電壓為0V，字線選 通信號以及阱端的電壓為0V;
[0013] 對行選中的存儲單元進行擦除操作時，漏信號、源信號以及阱端的電壓為0V，第一 控制柵信號和第二控制柵信號的電壓為-5V~-9V，字線選通信號的電壓為6V~10V:
[0014] 對行和列同時選中的存儲單元進行讀取操作時，漏信號的電壓為Vcc-lV，源信號 的電壓為Vcc，第一控制柵信號的電壓為Vcc，第二控制柵信號的電壓為VCC-3V，字線選通 信號為Vcc-3. 5V，阱端的電壓為Vcc，其中，Vcc為基準電壓。
[0015] 可選的，對行未選中的存儲單元不進行讀取操作時，漏信號的電壓為VCC-1.2V，源 信號的電壓為Vcc，第一控制柵信號的電壓為Vcc，第二控制柵信號的電壓為Vcc，字線選通 信號為Vcc，講端的電壓為Vcc〇
[0016] 可選的，對列未選中的存儲單元不進行讀取操作時，漏信號的電壓為Vcc，第一控 制柵信號的電壓為Vcc，第二控制柵信號的電壓為Vcc-3V，字線選通信號為Vcc-3. 5V，阱端 的電壓為Vcc〇
[0017] 可選的，對行和列均未選中的存儲單元不進行讀取操作時，漏信號的電壓為Vcc， 源信號的電壓為Vcc，第一控制柵信號的電壓為Vcc，第二控制柵信號的電壓為Vcc，字線選 通信號為Vcc，講端的電壓為Vcc〇
[0018] 可選的，所述基準電壓Vcc的電壓范圍為1V-5V。
[0019] 可選的，對行未選中的存儲單元不進行編程操作時，漏信號的電壓為-5V~-9V， 源信號的電壓為0V，第一控制柵信號的電壓為0,第二控制柵信號的電壓為0V，字線選通信 號以及阱端的電壓為0V。
[0020] 可選的，對列未選中的存儲單元不進行編程操作時，漏信號的電壓為0V，源信號的 電壓為0V，第一控制柵信號的電壓為-6V~-10V，第二控制柵信號的電壓為0V，字線選通信 號以及阱端的電壓為0V。
[0021] 可選的，對行和列均未選中的存儲單元不進行編程操作時，漏信號的電壓為0V，源 信號的電壓為0V，第一控制柵信號的電壓為0V，第二控制柵信號的電壓為0V，字線選通信 號以及阱端的電壓為0V。
[0022] 可選的，對行未選中的存儲單元不進行擦除操作時，漏信號的電壓為0V，源信號的 電壓為0V，第一控制柵信號的電壓為0V，第二控制柵信號的電壓為0V，字線選通信號以及 阱端的電壓為0V。
[0023] 本發(fā)明提供的存儲器陣列及其操作方法中，以實現(xiàn)在較低的各信號的控制下不斷 反復進行編程和擦除動作時，降低編程操作的功耗，并解決各存儲陣列中的各漏極選通線 之間以及各源極選通線之間的耦合現(xiàn)象，提高漏極以及源極電流的準確性，提高讀取操作 的準確性。
【附圖說明】
[0024] 圖1為本發(fā)明一實施例中存儲單元的結構剖面示意圖；
[0025] 圖2為本發(fā)明一實施例中存儲器陣列的結構示意圖。
【具體實施方式】
[0026] 下面將結合示意圖對本發(fā)明的存儲器陣列及其操作方法進行更詳細的描述，其中 表示了本發(fā)明的優(yōu)選實施例，應該理解本領域技術人員可以修改在此描述的本發(fā)明，而仍 然實現(xiàn)本發(fā)明的有利效果。因此，下列描述應當被理解為對于本領域技術人員的廣泛知道， 而并不作為對本發(fā)明的限制。
[0027] 本發(fā)明的核心思想在于，閃存陣列中包括若干條第一控制柵線和第二控制柵線， 第一控制柵線與該行上的每個存儲單元的漏極控制柵相連，第二控制柵線與該行上的每個 存儲單元的源極控制柵相連，通過漏信號、源信號、字線選通信號、第一控制柵信號以及第 二控制控制柵信號分別對每個存儲單元進行操作。本發(fā)明中，可以降低編程時的功耗，并 且防止漏極選通線之間以及源極選通線之間的電流的耦合，提高漏極以及源極電流的準確 性，提高讀取操作的準確性。
[0028] 下文結合圖1-圖2對本發(fā)明的存儲器陣列及其操作方法進行具體說明。
[0029] 參考圖1所示，本發(fā)明中的存儲器陣列的結構包括：
[0030]在襯底P-Sub上按行方向（X方向）和列方向（Y方向）進行陣列分布的多個存儲 單元10。較佳的，所述襯底為P型半導體襯底，每個所述存儲單元10的結構參考圖2所示， 所述存儲單元10包括：半導體襯底P-Sub的表面形成N阱N-Well，N阱N-Well中形成漏極 D、源極S。在襯底P-Sub上由下至上依次形成有漏極浮柵FG_R和漏極控制柵CG_R，漏極浮 柵FG_R和漏極控制柵CG_R位于襯底P-Sub上靠近漏極D的上方；在襯底P-Sub上由下至 上依次形成有源極浮柵FG_L和源極控制柵CG_L，源極浮柵FG_L和源極控制柵CG_L位于 襯底P-Sub上靠近源極S的上方；在N阱N-Well上、且位于漏極浮柵FG_R和源極浮柵FG_ L之間的選擇柵SG，其中，N阱N-Well的底部接通到一阱端VI;
[0031] 按列方向（Y方向）交替設置的漏極選擇線BL_R和源極選擇線BL_L，每個所述漏 極選擇線BL_R和每個所述源極選擇線BL_L分別將列方向的每個所述存儲單元10的漏極D 和源極S連接，其中，所述漏極選擇線BL_R和源極選擇線BL_L分別接通到一漏信號V2和 一源信號V3 ;
[0032] 按行方向（X方向）設置的字線選通信號線WL，每個所述字線選通信號線WL將行 方向的每個所述存儲單元10的選擇柵SG連接，其中，所述字線選通信號線WL接通到一字 線選通信號V4 ;
[0033] 按行方向（X方向）設置的第一控制柵線CG1，每個所述第一控制柵線CG1將行方 向的每個所述存儲單元10的漏極控制柵CG_R連接，其中，所述第一控制柵線CG1接通到一 第一控制柵信號V5。
[0034] 按行方向（X方向）設置的第二控制柵線CG2,每個所述第二控制柵線CG2將行方 向的每個所述存儲單元10的源極控制柵CG_L連接，其中，所述第一控制柵線CG2接通到一 第二控制柵信號V6。
[0035] 可以理解的是，每個存儲單元10還包括金屬孔11，每個所述存儲單元10連接的漏 極選擇線BL_R通過一個金屬孔11與漏極D連接，每個所述存儲單元10連接的源極選擇線 BL_L通過一個金屬孔11與源極S連接，列方向相鄰的兩個所述存儲單元10的源極選擇線 BL_L或漏極選擇線BL_R通過同一個金屬孔11連接。
[0036] 本領域技術人員可以理解的是，在存儲單元10中，源極S和漏極D之間的位置是 可以互換的，在此對源極S和漏極D的位置限定僅為了便于說明。
[0037] 相應的，本發(fā)明還提供上述存儲器陣列的操作方法，通過阱端VI、漏信號V2、源信 號V3、字線選通信號V4