設(shè)傳輸線Td是DC耦合的，則虛設(shè)傳輸線T ?的第二端144連接到差分放大器130的第二輸入146。如果虛設(shè)傳輸線Td是AC耦合的，則電容C A?？梢赃B接在虛設(shè)傳輸線T D的第二端144和差分放大器130的每個(gè)第二輸入146之間。
[0042]圖6示出可以用在圖1的HDA 12中的偽差分磁記錄系統(tǒng)150。偽差分磁記錄系統(tǒng)150可以是TDMR系統(tǒng)，并且包括讀取電路152和前置放大器器件154。讀取電路152包括讀取元件156和傳輸線158。前置放大器器件154包括差分放大器160。每個(gè)讀取元件156經(jīng)由傳輸線158中的相應(yīng)傳輸線連接到差分放大器160中的相應(yīng)差分放大器。讀取元件156包括有源讀取元件MRc1-MRn和虛設(shè)(或浮動(dòng))讀取元件MR D。讀取元件MRd可以具有與每個(gè)有源讀取元件MRtl-MR1^f同的電阻和/或阻抗。每個(gè)讀取元件MR fMRdP MR ?可以連接在接地參考162和傳輸線158中的相應(yīng)傳輸線之間。
[0043]傳輸線158包括傳輸線Tc1-Tn和虛設(shè)傳輸線T D。虛設(shè)電路164包括虛設(shè)讀取元件MRd和虛設(shè)傳輸線T D。傳輸線'-!',的第一端166分別連接到讀取元件MRC1-MIV傳輸線Tc1-Tn的第二端168連接到差分放大器160的相應(yīng)的第一輸入170。虛設(shè)傳輸線Td的第一端172連接到讀取元件MRd。虛設(shè)傳輸線Td的第二端174連接到差分放大器160的第二輸入176。
[0044]虛設(shè)傳輸線Td可以具有與每條傳輸線T「!^目同的阻抗。虛設(shè)讀取元件MRd和虛設(shè)傳輸線Td的集體阻抗可以是與每個(gè)讀取元件MR crMRdP傳輸線T 的相應(yīng)傳輸線的集體阻抗相同的阻抗。正如在每個(gè)第一輸入170處看到的每個(gè)讀取電路152的阻抗可以匹配，使得:(i)在每個(gè)第一輸入170處看到的阻抗是相同的阻抗，和/或(ii)在每個(gè)第一輸入170處看到的阻抗在彼此的預(yù)定范圍內(nèi)。正如在每個(gè)第二輸入176處看到的虛設(shè)電路164的阻抗可以相同。
[0045]正如所不，差分放大器160從傳輸線158接收差分輸入信號(hào)，將差分輸入信號(hào)轉(zhuǎn)換為差分輸出信號(hào)Outl-OutN，并且輸出差分輸出信號(hào)Outl-OutN。每個(gè)差分輸入信號(hào)由傳輸線Td和傳輸線T Chn中的相應(yīng)傳輸線提供到差分放大器160中的相應(yīng)差分放大器。包括每個(gè)差分放大器160的兩個(gè)輸入的共同噪聲的干擾可以由差分放大器160消除以提供共模噪聲抑制。可以調(diào)節(jié)每個(gè)差分放大器160的增益以提高差分輸出信號(hào)Outl-OutN的幅度和/或改善相應(yīng)的信噪比。
[0046]虛設(shè)傳輸線Td可以是DC耦合的或者AC耦合的。DC耦合和AC耦合可以由前置放大器器件154和/或差分放大器160的內(nèi)部或者外部的電路元件提供。在示出的示例中，DC耦合和AC耦合由前置放大器器件154和差分放大器160外部的電路元件提供。如果虛設(shè)傳輸線Td是DC耦合的，則虛設(shè)傳輸線T ?的第二端174連接到差分放大器160的第二輸入176。如果虛設(shè)傳輸線Td是AC耦合的，則每個(gè)電容C A?？梢赃B接在虛設(shè)傳輸線T D的第二端174和差分放大器160的第二輸入176中的相應(yīng)第二輸入之間。
[0047]可以使用許多方法操作本文公開(kāi)的磁記錄系統(tǒng)(例如磁記錄系統(tǒng)80、120、150之一)，圖7中圖示了一種示例方法。圖7圖示了根據(jù)本公開(kāi)內(nèi)容的一種磁記錄方法。雖然相對(duì)于圖1和圖4-6的實(shí)施方式主要描述下列任務(wù)，但是該任務(wù)可以被容易地修改以適用于本公開(kāi)內(nèi)容的其它實(shí)施方式。該任務(wù)可以被迭代地執(zhí)行。
[0048]磁記錄方法可以在200處開(kāi)始。在202處，經(jīng)由有源讀取元件(例如讀取元件MR0-MRn)生成讀取信號(hào)和相應(yīng)的電壓。每個(gè)有源讀取元件具有相應(yīng)的傳輸線(例如傳輸線T0-Tn之一)和相應(yīng)的差分放大器(差分放大器90、130、160之一)。有源讀取信號(hào)可以包括從磁道讀取的數(shù)據(jù)和/或信息并且還可以包括干擾，該干擾包括由有源讀取元件拾取的噪聲。
[0049]在203處，經(jīng)由虛設(shè)讀取元件(例如虛設(shè)讀取元件MRd)生成虛設(shè)信號(hào)(也被稱(chēng)為干擾信號(hào))。虛設(shè)信號(hào)可以不包括從磁道讀取的數(shù)據(jù)和/或信息而相反可以包括干擾，該干擾包括由虛設(shè)讀取元件MRd拾取的噪聲。執(zhí)行任務(wù)203，同時(shí)執(zhí)行任務(wù)202。
[0050]在204處，從有源讀取元件經(jīng)由相應(yīng)的傳輸線向差分放大器的相應(yīng)的第一輸入提供讀取信號(hào)。在205處，從虛設(shè)讀取元件經(jīng)由虛設(shè)傳輸線向差分放大器的第二輸入提供虛設(shè)信號(hào)。第二輸入可以如上所述是DC耦合的或者AC耦合的。執(zhí)行任務(wù)205，同時(shí)執(zhí)行任務(wù)204。
[0051]在206處，在差分放大器的輸入端處經(jīng)由傳輸線接收差分輸入信號(hào)。每個(gè)差分輸入信號(hào)由傳輸線中的相應(yīng)傳輸線的輸出和虛設(shè)傳輸線的輸出來(lái)提供。由此，每個(gè)差分輸入信號(hào)基于讀取信號(hào)中的相應(yīng)讀取信號(hào)和虛設(shè)信號(hào)。在差分放大器的第二輸入處接收虛設(shè)信號(hào)，同時(shí)在差分放大器的第一輸入處接收讀取信號(hào)。在208處，差分輸入信號(hào)如上所述被轉(zhuǎn)換以生成差分輸出電壓。經(jīng)由差分放大器放大差分輸入信號(hào)以生成差分輸出信號(hào)。包括包含在讀取信號(hào)和虛設(shè)信號(hào)中的噪聲的干擾由差分放大器消除和/或最小化，以提供具有最小噪聲的差分輸出信號(hào)。包括每個(gè)差分放大器的兩個(gè)輸入的共同噪聲的干擾被消除。
[0052]在210處，在讀取/寫(xiě)入通道模塊(例如讀取通道模塊28)的相應(yīng)的讀取/寫(xiě)入通道處接收差分輸出信號(hào)。在212處，讀取/寫(xiě)入通道模塊可以包括模擬-數(shù)字(A/D)轉(zhuǎn)換器并且將作為模擬信號(hào)被提供的差分輸出電壓轉(zhuǎn)換成數(shù)字信號(hào)。讀取/寫(xiě)入通道模塊可以解碼數(shù)字信號(hào)以恢復(fù)原始數(shù)據(jù)。這可以包括糾錯(cuò)碼(ECC)解碼和/或游程長(zhǎng)度受限(RLL)解碼。
[0053]在214處，HDC模塊(例如HDC模塊30)在存儲(chǔ)器(例如存儲(chǔ)器36、38之一)中存儲(chǔ)數(shù)據(jù)和/或經(jīng)由接口(例如接口 40)向主機(jī)提供數(shù)據(jù)。該方法可以在216處結(jié)束。
[0054]上述任務(wù)意在是說(shuō)明性的示例；在重疊的時(shí)間段期間可以順序地、同步地、同時(shí)地、連續(xù)地執(zhí)行任務(wù)或者以不同的順序執(zhí)行，這取決于應(yīng)用。此外，可以不執(zhí)行或者跳過(guò)任何任務(wù)，這取決于事件的實(shí)施方式和/或順序。
[0055]在前述描述中，不同的術(shù)語(yǔ)用來(lái)描述電路元件之間的物理關(guān)系。當(dāng)?shù)谝辉环Q(chēng)為被“接合到”、“連接到”或者“耦合到”第二元件時(shí)，第一元件可以直接被接合、連接、布置、應(yīng)用或耦合到第二元件，或者可能存在中介元件。相反，當(dāng)元件被稱(chēng)為被“直接接合到”、“直接連接到”或者“直接耦合到”另一元件時(shí)，可能不存在中介元件。應(yīng)當(dāng)以類(lèi)似的方式解釋用來(lái)描述元件之間關(guān)系的其它詞語(yǔ)(例如“在......之間”與“直接在......之間”、“相鄰”與“直接相鄰”等)。
[0056]前述描述在本質(zhì)上僅僅是說(shuō)明性的，并且決不旨在限制本公開(kāi)內(nèi)容、其應(yīng)用或用途。本公開(kāi)內(nèi)容的廣泛教導(dǎo)可以以各種各樣的形式來(lái)實(shí)施。因此，雖然本公開(kāi)內(nèi)容包括特定的示例，但是本公開(kāi)內(nèi)容的真實(shí)范圍不應(yīng)被這樣限制，因?yàn)樵谘绣掣綀D、說(shuō)明書(shū)和下列權(quán)利要求時(shí)，其它修改將變得顯而易見(jiàn)。如本文中所使用的，短語(yǔ)“A、B和C中至少一個(gè)”應(yīng)當(dāng)被解釋為意指使用非排他邏輯OR的邏輯(A OR B OR C)，并且不應(yīng)當(dāng)被解釋為意指“A中的至少一個(gè)、B中的至少一個(gè)和C中的至少一個(gè)”。應(yīng)當(dāng)理解的是，可以以不同的順序(或同時(shí)地)執(zhí)行方法中的一個(gè)或多個(gè)步驟，而不改變本公開(kāi)內(nèi)容的原理。
[0057]在本申請(qǐng)中，包括下面的定義，可以用術(shù)語(yǔ)“電路”替換術(shù)語(yǔ)“模塊”。術(shù)語(yǔ)“模塊”可以指的是以下各項(xiàng)、是以下各項(xiàng)的一部分或者包括以下各項(xiàng):專(zhuān)用集成電路(ASIC);數(shù)字、模擬或混合的模擬/數(shù)字分立電路；數(shù)字、模擬或混合的模擬/數(shù)字集成電路；組合邏輯電路；現(xiàn)場(chǎng)可編程門(mén)陣列(FPGA);執(zhí)行代碼的處理器(共享的、專(zhuān)用的或者成組的)；存儲(chǔ)由處理器執(zhí)行的代碼的存儲(chǔ)器(共享的、專(zhuān)用的或者成組的)；提供所述功能性的其它合適的硬件部件；或者以上各項(xiàng)中的一些或全部的組合，例如在片上系統(tǒng)中。
[0058]如以上所使用的，術(shù)語(yǔ)“代碼”可以包括軟件、固件和/或微代碼，并且可以指程序、例程、函數(shù)、類(lèi)和/或?qū)ο?。術(shù)語(yǔ)“共享處理器”包括執(zhí)行來(lái)自多個(gè)模塊的一些或全部代碼的單個(gè)處理器。術(shù)語(yǔ)“成組處理器”包括如下處理器，該處理器與另外的處理器組合，執(zhí)行來(lái)自一個(gè)或多個(gè)模塊的一些或全部代碼。術(shù)語(yǔ)“共享存儲(chǔ)器”包括存儲(chǔ)來(lái)自多個(gè)模塊的一些或全部代碼的單個(gè)存儲(chǔ)器。術(shù)語(yǔ)“成組存儲(chǔ)器”包括如下存儲(chǔ)器，該存儲(chǔ)器與另外的存儲(chǔ)器組合，存儲(chǔ)來(lái)自一個(gè)或多個(gè)模塊的一些或全部代碼。術(shù)語(yǔ)“存儲(chǔ)器”是術(shù)語(yǔ)“計(jì)算機(jī)可讀介質(zhì)”的子集。如本文所使用的，術(shù)語(yǔ)“計(jì)算機(jī)可讀介質(zhì)”不包括通過(guò)介質(zhì)(例如在載波上)傳播的臨時(shí)性的電信號(hào)或電磁信號(hào)；術(shù)語(yǔ)“計(jì)算機(jī)可讀