例 如，Vgs~Vtn)時(shí)，流過第一寫晶體管108的電流相比于使用典型源電壓Vdd時(shí)流過第一 寫晶體管108的電流而言非常低。故此，第一寫晶體管108不能夠?qū)⒐?jié)點(diǎn)A處的電壓激勵 到低（例如，Vss或邏輯0)，因?yàn)榈谝回?fù)載晶體管204(上拉晶體管）強(qiáng)于（例如，電阻性低 于）第一寫晶體管108。結(jié)果，如圖4中所解說的，較強(qiáng)的第一負(fù)載晶體管204將節(jié)點(diǎn)A(Q) 維持在高（例如，邏輯1或Vdd)。
[002U類似地，若在第二寫晶體管110的柵極處使用低源電壓Vddi。，，則第二寫晶體管 110可能不能夠?qū)⒐?jié)點(diǎn)B(Q)處的電壓激勵為高（Vdd或邏輯1)，因?yàn)榈谝患罹w管 206(下拉晶體管）可能強(qiáng)于第二寫晶體管110。結(jié)果，如圖4中所解說的，較強(qiáng)的第一激勵 晶體管206將節(jié)點(diǎn)B(Q)維持在低（邏輯0或Vss)。由此，此類低電壓狀況可能抑制存 儲器單元的正確操作。
[0022] 故此，需要允許存儲器單元在降低的電壓正確操作的方案。
[0023] 概述
[0024] 第一方面提供了包括存儲器位單元電路和禪合到該存儲器位單元電路的寫輔助 激勵器電路的存儲器電路。該存儲器位單元電路可包括位單元核、本地寫位線（Iwbl)、 本地寫位線(IwWb)和/或本地寫字線（Iwwl)。寫輔助激勵器電路配置成；(a)在待機(jī)操 作模式中向位單元核提供存儲器供電電壓VddM，和/或化）在寫操作模式中向該位單元核 W及向本地寫位線（Iwbl)或本地寫位線(IwWb)中所選的一者提供降低的存儲器供電電 壓VddMi^t，其中VddM大于VddMi"。,。位單元核可包括第一反相器和第二反相器W形成易 失性存儲器位單元。在一些實(shí)現(xiàn)中，存儲器位單元和寫輔助激勵器電路可W在同一半導(dǎo)體 管巧上。
[0025] 該存儲器電路可W進(jìn)一步包括禪合到寫輔助激勵器電路的全局寫位線對（gwbl/ gwWb)。寫輔助激勵器電路可W進(jìn)一步配置成在處于待機(jī)操作模式中時(shí)，將此全局寫位線 對預(yù)充電到外圍供電電壓VddP，其中VddP大于VddMi"ct。
[0026] 寫輔助激勵器電路可進(jìn)一步包括；(a)存儲器核頭開關(guān)晶體管、（b)第一開關(guān)晶體 管、（C)第二開關(guān)晶體管、（d)第^開關(guān)晶體管、（e)第四開關(guān)晶體管、和/或訊第五開關(guān) 晶體管。存儲器核頭開關(guān)晶體管可W具有禪合到外圍源電壓Vdde電源的源極并且其漏極 提供存儲器供電電壓VddM。第一開關(guān)晶體管可W使得其源極禪合到本地寫位線（Iwbl)，其 漏極禪合到接地，并且其柵極禪合到全局寫位線（gwbl)。第二開關(guān)晶體管可W使得其源極 禪合到本地寫位線(IwWb)，其漏極禪合到接地，并且其柵極禪合到全局寫位線(gwWb)。 第=開關(guān)晶體管可W使得其源極禪合到存儲器核頭開關(guān)的漏極，并且其柵極接收寫使能信 號（WEN)信號。第四開關(guān)晶體管可W使得其漏極禪合到本地寫位線（Iwbl)，并且其柵極禪 合到全局寫位線（gwbl)。第五開關(guān)晶體管可W使得其漏極禪合到本地寫位線(IwWb)，其 柵極禪合到全局寫位線(gwWb)，并且第五開關(guān)晶體管的源極禪合到第四開關(guān)晶體管的源 極W及第=開關(guān)晶體管的漏極。
[0027] 寫輔助激勵器電路可W配置成在處于待機(jī)操作模式中時(shí)，將本地寫位線（Iwbl) 和本地寫位線(IwWb)二者放電到接地。
[002引存儲器位單元電路可包括禪合到位單元核的第一寫晶體管和第二寫晶體管，該第 一寫晶體管還被禪合到本地寫位線（Iwbl)并禪合到本地寫字線（Iwwl)，并且第二寫晶體 管也被禪合到本地寫位線(IwWb)和本地寫字線（Iwwl)。
[0029] 寫輔助激勵器電路包括取決于待機(jī)模式還是寫模式被調(diào)用而向位單元核提供存 儲器供電電壓VddM和降低的存儲器供電電壓VddMi。，。,的存儲器核頭開關(guān)。
[0030] 寫輔助激勵器電路可包括；存儲器核頭開關(guān)晶體管，其源極禪合到外部源電壓 Vdde并且其漏極提供存儲器供電電壓VddM。寫輔助激勵器電路可W被禪合到多個(gè)附加 存儲器位單元電路，該多個(gè)附加存儲器位單元電路被禪合到相同的本地寫位線（Iwbl)和 本地寫位線UwWb)。
[0031] 該存儲器電路還可包括存儲器單元供電電容器Cm,其第一端禪合到位單元核和存 儲器核頭開關(guān)晶體管的漏極，并且該存儲器單元供電電容器c"的第二端禪合到接地。附加 地，該存儲器電路還可包括作為本地寫位線（Iwbl)和本地寫位線(IwWb)中至少一者的 一部分的本地位線電容一旦從待機(jī)模式轉(zhuǎn)換到寫模式，來自存儲器單元供電電容器C" 的電荷就被與本地位線電容Cet共享。存儲器單元供電電容器CM相對于本地位線電容Cet 的第二電容值而言的第一電容值可W被選擇W便一旦從待機(jī)模式轉(zhuǎn)換到寫模式就能達(dá)成 使電壓垂降不超過最大電壓垂降。存儲器核頭開關(guān)晶體管的柵極可W接收休眠信號，該休 眠信號使得在存儲器位單元電路處于活躍模式中時(shí)，存儲器供電電壓VddM被供應(yīng)到該存 儲器位單元電路。
[0032] 另一方面提供了用于存儲器位單元的寫輔助的方法。可提供多個(gè)位單元，其中每 個(gè)位單元被禪合到多個(gè)字線中的一個(gè)W及多個(gè)位線中的一個(gè)，并且對特定位線和字線組合 的選擇用W訪問該多個(gè)位單元中的一個(gè)。寫輔助激勵器電路被禪合到第一位單元，此寫輔 助激勵器電路向第一位單元的位單元核提供源電壓，并且還被禪合到第一位單元的至少一 個(gè)本地寫位線。寫輔助激勵器電路可W被配置成在第一操作模式中向位單元核提供第一供 電電壓VddM，W及在第二操作模式中向位單元核和該至少一個(gè)本地寫位線提供第二供電電 壓VddMi^t，其中第一供電電壓大于第二供電電壓。全局寫位線對可W被禪合到寫輔助激勵 器電路，該寫輔助激勵器電路被進(jìn)一步配置成當(dāng)處在待機(jī)操作模式中時(shí)將此全局寫位線對 預(yù)充電到外圍供電電壓VddP，其中VddP大于VddM。該寫輔助激勵器電路可W被配置成在 處于待機(jī)操作模式中時(shí)，將本地寫位線和本地寫位線二者放電到接地。存儲器位單元電路 可包括被禪合到位單元核的第一寫晶體管和第二寫晶體管，該第一寫晶體管還被禪合到本 地寫位線和本地寫字線，并且第二寫晶體管還被禪合到本地寫位線和本地寫字線。寫輔助 激勵器電路可包括取決于待機(jī)模式還是寫模式被調(diào)用而向位單元核提供存儲器供電電壓VddM和降低的存儲器供電電壓VddMi。，。,的存儲器核頭開關(guān)。寫輔助激勵器電路可W被禪合 到多個(gè)附加存儲器位單元電路，該多個(gè)附加存儲器位單元電路被禪合到相同的本地寫位線 (Iwbl)和本地寫位線(IwWb)。
[0033] 存儲器單元供電電容器Cm的第一端可被禪合到位單元核W及存儲器核頭開關(guān)晶 體管的漏極，并且存儲器單元供電電容器Cm的第二端被禪合到接地。本地寫位線（Iwbl)和 本地寫位線(IwWb)中的至少一者可具有本地位線電容Ceu其中一旦從待機(jī)模式轉(zhuǎn)換到 寫模式，來自存儲器單元供電電容器C"的電荷就被與本地位線電容C共享。存儲器單元 供電電容器Cm相對于本地位線電容Ce曲第二電容值而言的第一電容值可W被選擇W便一 旦從待機(jī)模式轉(zhuǎn)換到寫模式就能達(dá)成使電壓垂降不超過最大電壓垂降。
[0034] 附圖簡述
[0035] 在結(jié)合附圖理解下面闡述的詳細(xì)描述時(shí)，各種特征和優(yōu)點(diǎn)會變得明了，在附圖中， 相像的附圖標(biāo)記貫穿始終作相應(yīng)標(biāo)識。
[0036] 圖1解說了包括單元核、第一寫晶體管、第二寫晶體管、和讀訪問晶體管對的常規(guī) 存儲器單元。
[0037] 圖2解說了圖1的存儲器單元的一部分的詳細(xì)實(shí)現(xiàn)。
[003引圖3解說了處于標(biāo)稱Vdd源電壓的圖1和2的存儲器單元的可寫性狀況。
[0039] 圖4解說了處于低源Vdd電壓（VddiJ的圖1的存儲器單元的可寫性狀況。
[0040] 圖5解說了具有在存儲器寫操作期間輔助存儲器位單元電路的本地寫輔助激勵 器電路的改善的存儲器單元電路。
[0041] 圖6解說了圖5的存儲器單元的一部分的詳細(xì)實(shí)現(xiàn)。
[0042] 圖7解說了位單元的寫激勵器輔助電路的可寫性狀況。
[0043] 圖8解說了向存儲器位單元提供寫輔助的方法。
[0044] 圖9解說了操作存儲器位單元的寫輔助激勵器電路的方法。
[0045] 圖10解說了包括多個(gè)位單元的存儲器電路。
[0046] 詳細(xì)描述
[0047] 在W下描述中，給出了具體細(xì)節(jié)W提供對本公開的各方面的透徹理解。然而，本領(lǐng) 域普通技術(shù)人員將理解，沒有該些具體細(xì)節(jié)也可實(shí)踐該些方面。例如，電路可能用框圖示出 W避免使該些方面煙沒在不必要的細(xì)節(jié)中。在其他實(shí)例中，公知的電路、結(jié)構(gòu)和技術(shù)可能不 被詳細(xì)示出W免模糊