l的另一端還與所述第三晶體管M3的一端連接；所述第三晶體管M3的另一端與所述多路開(kāi)關(guān)(111)的第一輸出端c3連接，所述第三晶體管M3的控制端作為所述信號(hào)放大器的正相輸入端IN ; 所述第二晶體管M2的一端與所述第一開(kāi)關(guān)(113)的第二輸出端c2連接，所述第二晶體管M2的另一端與所述第四晶體管M4的一端連接，所述第四晶體管M4的另一端與所述多路開(kāi)關(guān)(111)的第二輸出端c4連接，所述第四晶體管M4的控制端作為所述信號(hào)放大器的反相輸入端INB ; 所述第五晶體管M5的一端與所述第二開(kāi)關(guān)(116)的第一輸出端c5連接，所述第五晶體管M5的另一端與所述第六晶體管M6的控制端連接，所述第六晶體管M6的一端與所述第二開(kāi)關(guān)(116)的第二輸出端c6連接，所述第六晶體管M6的另一端與所述第五晶體管M5的控制端連接； 所述選擇器(112)的第一輸入端、所述多路開(kāi)關(guān)(111)的第一控制端k2、所述第一開(kāi)關(guān)(113)的控制端kl和所述第一預(yù)置器(115)的使能端en連接后作為所述信號(hào)放大器的信號(hào)使能端EN;所述選擇器(112)的第二輸入端、所述多路開(kāi)關(guān)(111)的第二控制端k3和所述完成甄別器(114)的輸出端ο連接后作為所述信號(hào)放大器的Done端； 所述第三晶體管M3的一端、所述第五晶體管M5的另一端、所述第一預(yù)置器(115)的輸出正端ο和所述完成甄別器(114)的第一輸入端enl連接后作為信號(hào)放大器的第一輸出端Dout ； 所述第二晶體管M2的另一端、所述第五晶體管M6的另一端、所述第一預(yù)置器(115)的輸出負(fù)端ob和所述完成甄別器(114)的第二輸入端en2連接后作為信號(hào)放大器的第二輸出端Doutb ； 當(dāng)所述第一晶體管Ml的控制端與所述第二晶體管M2的另一端連接時(shí)，所述第二晶體管M2的控制端與所述第一晶體管Ml的另一端連接；或者所述第一晶體管Ml的控制端和所述第二晶體管M2的控制端均連接鉗位電壓Vrf。2.如權(quán)利要求1所述的信號(hào)放大器，其特征在于，當(dāng)?shù)谝痪w管Ml和所述第二晶體管M2均為PMOS管時(shí)；所述第三晶體管M3、所述第四晶體管M4、第五晶體管M5和所述第六晶體管M6均為NMOS管； 當(dāng)所述第一晶體管Ml和所述第二晶體管M2均為NMOS管時(shí)；所述第三晶體管M3、所述第四晶體管M4、第五晶體管M5和所述第六晶體管M6均為PMOS管。3.如權(quán)利要求1所述的信號(hào)放大器，其特征在于，所述第一預(yù)置器(115)包括PMOS管1^11沖]\?)5管1^12和 PMOS 管 Mpl3 ； PMOS管Mpll的控制端、PMOS管Mpl2的控制端和PMOS管Mpl3的控制端連接后作為所述第一預(yù)置器(115)的EN端；PM0S管Mpll的一端連接電壓源Vol，PM0S管Mpl2的另一端連接電壓源Vol，PM0S管Mpll的另一端和PMOS管Mpl3的一端連接后作為所述第一預(yù)置器(115)的輸出負(fù)端Ob ；PM0S管Mpl2的一端和PMOS管Mpl3的另一端連接后作為所述第一預(yù)置器(115)的輸出正端O。4.如權(quán)利要求1所述的信號(hào)放大器，其特征在于，所述第一預(yù)置器(115)包括NMOS管11111、匪03管胞12、匪03管11113和反相器； 所述NMOS管Mn 11的控制端、所述NMOS管Mn 12的控制端和所述NMOS管Mp 13的控制端連接后連接至所述反相器的輸出端，所述反相器INV的輸入端作為所述第一預(yù)置器(115)的EN端；所述NMOS管Mnll的一端連接電壓源Vol，所述NMOS管Mnl2的另一端連接電壓源Vol，所述NMOS管Mpll的另一端和所述NMOS管Mnl3的一端連接后作為所述第一預(yù)置器(115)的輸出負(fù)端Ob;所述NMOS管Mpl2的一端和所述NMOS管Mnl3的另一端連接后作為所述第一預(yù)置器(115)的輸出正端O。5.—種磁存儲(chǔ)器的讀取電路，其特征在于，包括信號(hào)放大器(11)、可控?cái)?shù)據(jù)電流源(12)、可控參考電流源(13)、第二預(yù)置器(14)、位線限流器(15)和參考限流器(16); 所述可控?cái)?shù)據(jù)電流源(12)的輸入端用于連接讀取啟動(dòng)信號(hào)RDEN，所述可控?cái)?shù)據(jù)電流源(12)的電源端連接電源VDD; 所述可控參考電流源(13)的輸入端用于連接讀取啟動(dòng)信號(hào)RDEN，所述可控參考電流源(13)的的電源端連接電源VDD ; 所述第二預(yù)置器(14)的使能端用于連接讀取啟動(dòng)信號(hào)RDEN，所述第二預(yù)置器(14)的輸出正端與所述可控?cái)?shù)據(jù)電流源(12)的輸出端連接，輸出負(fù)端與所述可控參考電流源(13)的輸出端連接； 所述位線限流器(15)的輸入端連接至所述可控?cái)?shù)據(jù)電流源(12)的輸出端，所述位線限流器(15)的控制端用于連接限流控制信號(hào)CLMP，所述位線限流器(15)的輸出端用于連接待讀取的磁存儲(chǔ)器中各個(gè)位選器的輸入端； 所述參考限流器(16)的輸入端連接至所述可控參考電流源(13)的輸出端，所述參考限流器(16)的控制端用于連接限流控制信號(hào)CLMP，所述參考限流器(16)的輸出端用于連接待讀取的磁存儲(chǔ)器中參選器的輸入端； 所述信號(hào)放大器(11)的正相輸入端In連接至所述可控?cái)?shù)據(jù)電流源(12)的輸出端，所述信號(hào)放大器(11)的使能端En用于連接讀操作控制信號(hào)SAEN，所述信號(hào)放大器(11)的反相輸入端Inb連接至所述可控參考電流源(13)的輸出端，所述信號(hào)放大器(11)的讀取完成端Done用于輸出讀取完成信號(hào)，所述信號(hào)放大器(11)的輸出端Dout/Doutb用于輸出讀取的信號(hào)。6.如權(quán)利要求5所述的讀取電路，其特征在于，所述信號(hào)放大器(11)包括多路開(kāi)關(guān)(111)、選擇器(112)、第一開(kāi)關(guān)(113)、完成甄別器(114)、第一預(yù)置器(115)、第二開(kāi)關(guān)(116)、第一晶體管M1、第二晶體管M2、第三晶體管M3、第四晶體管M4、第五晶體管M5和第六晶體管M6 ； 所述第一晶體管Ml的一端與所述第一開(kāi)關(guān)(113)的第一輸出端Cl連接，所述第一晶體管Ml的另一端與所述第二晶體管M2的控制端連接，所述第一晶體管Ml的另一端還與所述第三晶體管M3的一端連接；所述第三晶體管M3的另一端與所述多路開(kāi)關(guān)(111)的第一輸出端c3連接，所述第三晶體管M3的控制端作為所述信號(hào)放大器的正相輸入端IN ; 所述第二晶體管M2的一端與所述第一開(kāi)關(guān)(113)的第二輸出端c2連接，所述第二晶體管M2的另一端與所述第四晶體管M4的一端連接，所述第二晶體管M2的另一端還與所述第一晶體管Ml的控制端連接；所述第四晶體管M4的另一端與所述多路開(kāi)關(guān)(111)的第二輸出端c4連接，所述第四晶體管M4的控制端作為所述信號(hào)放大器的反相輸入端INB ; 所述第五晶體管M5的一端與所述第二開(kāi)關(guān)(116)的第一輸出端c5連接，所述第五晶體管M5的另一端與所述第六晶體管M6的控制端連接，所述第六晶體管M6的一端與所述第二開(kāi)關(guān)(116)的第二輸出端c6連接，所述第六晶體管M6的另一端與所述第五晶體管M5的控制端連接； 所述選擇器(112)的第一輸入端、所述多路開(kāi)關(guān)(111)的第一控制端k2、所述第一開(kāi)關(guān)(113)的控制端kl和所述第一預(yù)置器(115)的使能端en連接后作為所述信號(hào)放大器的信號(hào)使能端EN;所述選擇器(112)的第二輸入端、所述多路開(kāi)關(guān)(111)的第二控制端k3和所述完成甄別器(114)的輸出端ο連接后作為所述信號(hào)放大器的Done端； 所述第三晶體管M3的一端、所述第五晶體管M5的另一端、所述第一預(yù)置器(115)的輸出正端ο和所述完成甄別器(114)的第一輸入端enl連接后作為信號(hào)放大器的第一輸出端Dout ； 所述第二晶體管M2的另一端、所述第五晶體管M6的另一端、所述第一預(yù)置器(115)的輸出負(fù)端ob和所述完成甄別器(114)的第二輸入端en2連接后作為信號(hào)放大器的第二輸出端Doutb。7.如權(quán)利要求6所述的讀取電路，其特征在于，當(dāng)?shù)谝痪w管Ml和所述第二晶體管M2均為PMOS管時(shí)；所述第三晶體管M3、所述第四晶體管M4、第五晶體管M5和所述第六晶體管M6均為NMOS管；當(dāng)所述第一晶體管Ml和所述第二晶體管M2均為NMOS管時(shí)；所述第三晶體管M3、所述第四晶體管M4、第五晶體管M5和所述第六晶體管M6均為PMOS管。8.—種磁存儲(chǔ)器的讀取電路的操作方法，其特征在于，包括下述步驟: 當(dāng)讀出操作開(kāi)始時(shí)，通過(guò)控制第j個(gè)字地址譯碼控制信號(hào)WLN〈j>為高電位VDD，使得與其對(duì)應(yīng)的字線wl〈j>電壓為高電平，且其余的字線電壓均為低電平；從而選擇所有連接在字線wl〈j>上的存儲(chǔ)單元； 通過(guò)控制第i個(gè)列地址譯碼控制信號(hào)CS〈i>為高電位VDD，使得與之對(duì)應(yīng)的第i個(gè)位線選擇開(kāi)關(guān)導(dǎo)通，且其余的位線選擇開(kāi)關(guān)均斷開(kāi)，數(shù)據(jù)線dl上的電流Id通過(guò)第i個(gè)位線選擇開(kāi)關(guān)流到第i個(gè)位線bl〈i>上，并流入被第j個(gè)字線wl〈j>選中的數(shù)據(jù)存儲(chǔ)單元中；同時(shí)源線SL〈1>到SL〈n>均接地； 通過(guò)控制參考控制信號(hào)RFL為高電位，使得參考線選擇開(kāi)關(guān)導(dǎo)通，參考電流Irf通過(guò)參考線選擇開(kāi)關(guān)流入被第j個(gè)字線wl〈j>選中的參考存儲(chǔ)單元中；使得存儲(chǔ)模塊處于數(shù)據(jù)讀出狀態(tài)； 其中，第j個(gè)字地址譯碼控制信號(hào)WLN〈j>是字地址譯碼控制信號(hào)WLN〈1>到WLN〈m>中被選中的任意一個(gè)，j = 1，2，……m;m表示字線的總數(shù)；第i個(gè)列地址譯碼控制信號(hào)CS〈i>是列地址譯碼控制信號(hào)CS〈1>到CS〈n>中被選中的任意一個(gè)，i = 1，2，......n，n表示位線的總數(shù)。9.如權(quán)利要求8所述的操作方法，其特征在于，在讀出操作開(kāi)始前，讀取啟動(dòng)信號(hào)RDEN電壓為O伏，可控?cái)?shù)據(jù)電流源和可控參考電流源均斷開(kāi)，第二預(yù)置器將數(shù)據(jù)線dl和參考線rl預(yù)置為預(yù)置電壓Vol ;同時(shí)列地址譯碼控制信號(hào)CS〈1>到CS〈n>、字地址譯碼控制信號(hào)WLN〈1>到WLN〈m>以及參考控制輸入信號(hào)RFL均為O伏，選擇開(kāi)關(guān)〈1>到<n>、參考線選擇器、以及所有的STT-MRAM存儲(chǔ)單元(I)和參考單元選擇裝置(2)都是關(guān)閉狀態(tài)；讀操作控制信號(hào)SAEN電壓為O伏，信號(hào)放大器(11)處于預(yù)置狀態(tài)，放大器輸出端Dout/Doutb為VDD ； 當(dāng)讀出操作開(kāi)始時(shí)，讀取啟動(dòng)信號(hào)RDEN電壓為VDD，第二預(yù)置器中的晶體管斷開(kāi)；可控?cái)?shù)據(jù)電流源在數(shù)據(jù)線dl上產(chǎn)生數(shù)據(jù)電流Id ;可控參考電流源在參考線rl上產(chǎn)生參考電流Irf ;數(shù)據(jù)線dl和參考線rl上分別產(chǎn)生相應(yīng)的電壓，穩(wěn)定后的數(shù)據(jù)和參考電壓將是信號(hào)放大器(11)的輸入信號(hào)。10.如權(quán)利要求8所述的操作方法，其特征在于，當(dāng)信號(hào)放大器(11)完成數(shù)據(jù)信號(hào)放大并將讀出數(shù)據(jù)鎖存時(shí)，完成信號(hào)DONE有效；讀取啟動(dòng)信號(hào)RDEN轉(zhuǎn)為O伏，通過(guò)關(guān)閉可控參考電流源和可控?cái)?shù)據(jù)電流源使得存儲(chǔ)器模塊回到預(yù)置狀態(tài)；同時(shí)所述信號(hào)放大器(11)的讀操作控制信號(hào)SAEN保持有效，被讀取的有效數(shù)據(jù)保持在所述信號(hào)放大器(11)中不會(huì)被丟失。
【專利摘要】本發(fā)明提供了一種信號(hào)放大器、磁存儲(chǔ)器的讀取電路及其操作方法，在磁存儲(chǔ)器模塊中包括，多個(gè)磁性存儲(chǔ)單元，多個(gè)位線，多個(gè)字線，多個(gè)參考存儲(chǔ)單元，至少一個(gè)參考線，和至少一個(gè)高速讀取感測(cè)放大器。讀取操作時(shí)，只有一個(gè)被字線和位線同時(shí)選中的存儲(chǔ)單元提供數(shù)據(jù)信號(hào)，只有一個(gè)被同一字線選中的參考單元提供參考信號(hào)；信號(hào)放大器包括邏輯，放大以及鎖存電路，數(shù)據(jù)信號(hào)和參考信號(hào)為信號(hào)放大器的輸入，放大器為一級(jí)放大并鎖存多功能電路，信號(hào)放大完成后自動(dòng)鎖存輸出數(shù)據(jù)來(lái)減少信號(hào)放大和讀取時(shí)間，同時(shí)，產(chǎn)生一個(gè)放大完成輸出信號(hào)用以關(guān)閉相對(duì)應(yīng)的存儲(chǔ)模塊來(lái)節(jié)省功耗。
【IPC分類】G11C11/16
【公開(kāi)號(hào)】CN105006244
【申請(qǐng)?zhí)枴緾N201510242073
【發(fā)明人】羅逍, 刁治濤, 李占杰
【申請(qǐng)人】湖北中部慧易數(shù)據(jù)科技有限公司
【公開(kāi)日】2015年10月28日
【申請(qǐng)日】2015年5月13日