據(jù)(三位)或更多層的多層數(shù)據(jù)存儲系統(tǒng)，也只是閾值電壓分布數(shù)不同，而基本原理類似于兩層數(shù)據(jù)存儲系統(tǒng)的情況。
[0039]為了在一個存儲基元中存儲兩位的數(shù)據(jù)，提供四種閾值電壓分布(E和A?C)，它們對應(yīng)于四種數(shù)據(jù)“11”、“01”、“10”和“00”，從而執(zhí)行數(shù)據(jù)讀寫。也就是說，四種閾值電壓分布(E和A?C)中的每一者被分配四種位信息(11、01、10和00)中的一者。對應(yīng)于這些兩位的數(shù)據(jù)形成兩個子頁，也就是說，上頁UPPER和下頁LOWER。
[0040]在這四種數(shù)據(jù)的讀取操作期間，被連接到存儲基元MC的選定字線WL被施以讀取電壓，從而存儲基元MC的導(dǎo)通/非導(dǎo)通被檢測到以執(zhí)行讀取操作。被施加到選定字線WL上的讀取電壓的電壓值，對應(yīng)于存儲基元的四種閾值電壓分布(請參閱圖2)，可被設(shè)定為在如圖2所示的各閾值電壓分布的上限和下限之間的電壓VA、VB和VC(三種)。讀取電壓VA是最低電壓，電壓值按照VB和VC的次序增加。需要注意，在讀取操作期間被施加到未選定的存儲基元MC上的電壓Vread被假設(shè)為這樣的電壓:該電壓大于被分配數(shù)據(jù)“ 10”的閾值電壓分布C的上限值。也就是說，電壓Vread是在執(zhí)行數(shù)據(jù)讀取時被施加到NAND基元中的未選定的存儲基元的電壓，并且使未選定的存儲基元處于導(dǎo)通狀態(tài)，而不管在未選定的存儲基元中保持的數(shù)據(jù)如何。
[0041]在圖2中，電壓VAV、VBV、VCV指示在執(zhí)行對各閾值電壓分布的寫入時被施加以確認寫入是否已經(jīng)完成的確認電壓。
[0042]此外，Vev是在擦除存儲基元的數(shù)據(jù)時被施加到存儲基元上以確認存儲基元的擦除是否已經(jīng)完成的擦除確認電壓，并且具有負值。Vev的大小根據(jù)鄰近存儲基元的干擾效應(yīng)來確定。上述各電壓的大小關(guān)系為Vev〈VA〈VAV〈VB〈VBV〈VC〈VCV〈Vread。需要注意，盡管如上所述擦除確認電壓Vev具有負值，但是在擦除確認操作中實際被施加到存儲基元MC的控制柵上的電壓不是負值，而是零或正值。也就是說，在實際的擦除確認操作中，存儲基元MC的背柵被提供正電壓，存儲基元MC的控制柵被提供零或具有小于背柵電壓的正值的電壓。
[0043]塊擦除之后的存儲基元的閾值電壓分布E具有也為負值的上限值，并且被分配數(shù)據(jù)“11”。此外，具有數(shù)據(jù)“01”、“10”和“00”的寫入狀態(tài)的存儲基元分別具有正閾值電壓分布A、B和C(A、B和C的下限值也具有正值)。數(shù)據(jù)“01”的閾值電壓分布A具有最低的電壓值，數(shù)據(jù)“00”的閾值電壓分布C具有最高的電壓值，數(shù)據(jù)“10”的閾值電壓分布B具有介于數(shù)據(jù)“01”和數(shù)據(jù)“00”的閾值電壓分布之間的電壓值。需要注意，圖2所示的閾值電壓分布僅是一個實例。例如，圖2是在假設(shè)閾值電壓分布A、B和C全部為正閾值電壓分布的情況下描述的，但是也可能出現(xiàn)這樣的情況:即，閾值電壓分布A是負電壓分布，閾值電壓分布B和C是正電壓分布。而且，閾值電壓分布E可以是正電壓分布。
[0044]一個存儲基元的兩位數(shù)據(jù)根據(jù)下頁數(shù)據(jù)和上頁數(shù)據(jù)進行配置，并且下頁數(shù)據(jù)和上頁數(shù)據(jù)通過單獨的寫入操作被寫入存儲基元，換言之，通過兩次寫入操作。當(dāng)使用標記數(shù)據(jù)“讀”時，*指示上頁數(shù)據(jù)，@指示下頁數(shù)據(jù)。
[0045]首先，參考圖3描述下頁數(shù)據(jù)的寫入。所有存儲基元被假設(shè)具有擦除狀態(tài)閾值電壓分布E，并且存儲數(shù)據(jù)“II”。如圖3所示，當(dāng)執(zhí)行下頁數(shù)據(jù)的寫入時，存儲基元的閾值電壓分布E根據(jù)下頁數(shù)據(jù)的值(“I”或“O”)被分為兩個閾值電壓分布(E和B’)。也就是說，當(dāng)下頁數(shù)據(jù)的值為“I”時，保持擦除狀態(tài)閾值電壓分布E。
[0046]另一方面，當(dāng)下頁數(shù)據(jù)的值為“O”時，存儲基元的隧道氧化膜被施以高電場以將電子注入存儲基元的浮柵電極，從而將存儲基元的閾值電壓Vth升高特定量。具體而言，設(shè)定確認電位VBV’，并且重復(fù)寫入操作，直到達到該確認電壓VBV’或更大值的閾值電壓。結(jié)果，存儲基元更改為寫入狀態(tài)(數(shù)據(jù)“10”)。
[0047]接下來，參考圖4描述上頁數(shù)據(jù)的寫入。上頁數(shù)據(jù)的寫入基于從芯片的外部輸入的寫入數(shù)據(jù)(上頁數(shù)據(jù))和已被寫入存儲基元的下頁數(shù)據(jù)來執(zhí)行。
[0048]也就是說，如圖4所示，當(dāng)上頁數(shù)據(jù)的值為“I”時，防止高電場被施加到存儲基元的隧道氧化膜上，從而防止存儲基元的閾值電壓Vth升高。結(jié)果，數(shù)據(jù)“11”(擦除狀態(tài)閾值電壓分布E)的存儲基元保持數(shù)據(jù)“11”不變，數(shù)據(jù)“10”(閾值電壓分布B’)的存儲基元保持數(shù)據(jù)“10”不變。但是，采用大于上述確認電壓VBV’的常規(guī)確認電壓VBV來調(diào)整閾值電壓分布的下限值，從而形成閾值電壓分布寬度變窄的閾值電壓分布B。
[0049]另一方面，當(dāng)上頁數(shù)據(jù)的值為“O”時，存儲基元的隧道氧化膜被施以高電場以將電子注入存儲基元的浮柵電極，從而將存儲基元的閾值電壓Vth升高特定量。結(jié)果，數(shù)據(jù)“ 11”(擦除狀態(tài)閾值電壓分布E)的存儲基元變化為閾值電壓分布A的數(shù)據(jù)“01”，數(shù)據(jù)“ 10”的存儲基元變化為閾值電壓分布C的數(shù)據(jù)“ 00 ”。此時，采用確認電壓VAV和VCV來調(diào)整閾值電壓分布A和C的下限值。
[0050]上面是一般的四層存儲系統(tǒng)中的數(shù)據(jù)寫入系統(tǒng)的一個實例。這僅是一個實例，可采用上述實例之外的各種方法，用于數(shù)據(jù)到閾值電壓分布的分配，寫入操作的過程，等等。而且，即使在三位或更多位的多位存儲系統(tǒng)中，也只需將這樣的操作添加到上述操作上:此操作根據(jù)更高層的頁數(shù)據(jù)將閾值電壓分布分為八種，基本原理類似于上述內(nèi)容。
[0051]在具有圖2的四種閾值電壓分布的存儲基元MC的情況下，通過依次施加電壓VA、VB和VC執(zhí)行讀取操作。例如，當(dāng)這些電壓按照VA — VB — VC的次序被施加時，在電壓VA下處于導(dǎo)通狀態(tài)的存儲基元MC的閾值電壓被確定為閾值電壓分布E。在隨后執(zhí)行的施加電壓VB和VC的讀取操作中，使電流流過已經(jīng)被確定為具有閾值電壓分布E的存儲基元導(dǎo)致電力消耗不必要地增加，因此這種情況是不希望出現(xiàn)的。傳統(tǒng)上，還存在旨在通過將被連接到此類存儲基元的位線BL強制連接到源線等來減小電流的技術(shù)。但是，在此技術(shù)中，存在這樣的問題:即，需要大面積的高電壓晶體管，因此半導(dǎo)體存儲裝置的占用面積增加。
[0052]因此，第一實施例中的感測放大器電路112具有圖5所示的結(jié)構(gòu)。第一實施例的該感測放大器電路112包括多個感測單元UO?Um-1。多個感測單元UO?Um-1中的每一個被連接到一個NAND基元單元NU。
[0053]—個感測單元U分別包括高電壓晶體管Trl、調(diào)節(jié)器REGl、第一開關(guān)電路SWl、感測放大器SENl和鎖存電路LATl。
[0054]高電壓晶體管Trl被連接在位線BL和調(diào)節(jié)器REGl之間。調(diào)節(jié)器REGl是用于調(diào)節(jié)從電源電壓端子Tl提供的電源電壓Vdd的電路。感測放大器SENl被連接到經(jīng)由高電壓晶體管Trl和調(diào)節(jié)器REGl與位線BL相連的感測節(jié)點SN。感測放大器SENl檢測并放大位線BL的電位。鎖存電路LATl鎖存由感測放大器SENl放大的信號。
[0055]第一開關(guān)電路SWl被連接在電源電壓端子Tl和調(diào)節(jié)器REGl (感測節(jié)點SN)之間。第一開關(guān)電路SWl被設(shè)定為在讀取操作中處于導(dǎo)通狀態(tài)，但是根據(jù)鎖存電路LATl的所保持的數(shù)據(jù)而從導(dǎo)通狀態(tài)切換到非導(dǎo)通狀態(tài)。當(dāng)?shù)谝婚_關(guān)電路SWl成為非導(dǎo)通狀態(tài)時，停止將電壓從電源電壓端子Tl提供給位線BL。而且，位線BL的電荷僅經(jīng)由NAND基元單元NU朝著源線CELSRC釋放。
[0056]接下來，將參考圖6中的流程圖描述該實施例中的讀取操作的過程。此處描述了這樣一種情況:其中，對被連接到選定字線WL(選定字線)的多個存儲基元MC(兩位的數(shù)據(jù)被保持在一個存儲基元中)執(zhí)行讀取操作。
[0057]在這種情況下，選定字線WL首先被施以一個電壓，例如電壓VA (SI)。需要注意，與傳統(tǒng)的讀取操作類似，未選定的字線WL被施以電壓Vread，并且位線BL經(jīng)由第一開關(guān)電路Sffl被充電到電源電壓Vdd。然后，作為選擇晶體管SGl或SG2導(dǎo)通的結(jié)果，采用電壓VA的讀取操作開始。
[0058]此讀取操作使位線BLO的信號被感測放大器SENl檢測到并且被放大，而且使根據(jù)該檢測/放大的數(shù)據(jù)被保持在鎖存電路LATl中。如果被保持在任一鎖存電路LATl中的數(shù)據(jù)為“ I ”，則無需重復(fù)執(zhí)行從對應(yīng)的存儲基元MC讀取的操作。因此，對應(yīng)于該存儲基元MC的感測單元U中的第一開關(guān)電路SWl從導(dǎo)通狀態(tài)切換到非導(dǎo)通狀態(tài)(S6)。另一方面，對于作為讀取操作的結(jié)果，其被讀取并且被保持在鎖存電路LATl中的數(shù)據(jù)為“O”的存儲基元MC，第一開關(guān)SWl保持處于導(dǎo)通狀態(tài)不變，并且過程移到步驟S3。
[0059]在步驟S3，選定字線WL例如被施以電壓VB。與步驟SI類似，未選定的字線WL被施以電壓Vread，并且位線BL經(jīng)由第一開關(guān)電路SWl被充電到電源電壓Vdd。然后，作為選擇晶體管SGl或SG2導(dǎo)通的結(jié)果，采用電壓VB的讀取操作開始。
[0060]此讀取操作使位線BLO的信號被感測放大器SENl檢測到并且