本發(fā)明的一范例實施例的電源供應方法各步驟。
【具體實施方式】
[0081]以下提出多個范例實施例來說明本發(fā)明，然而本發(fā)明不僅限于所例示的多個范例實施例。又范例實施例之間也允許有適當?shù)慕Y(jié)合。在本案說明書全文(包括權(quán)利要求書)中所使用的“電性連接”或“耦接” 一詞可指任何直接或間接的連接手段。舉例而言，若文中描述第一裝置電性連接于第二裝置，則應該被解釋成該第一裝置可以直接連接于該第二裝置，或者該第一裝置可以通過其他裝置或某種連接手段而間接地連接至該第二裝置。此外，“信號” 一詞可指至少一電流、電壓、電荷、溫度、數(shù)據(jù)、或任何其他一或多個信號。
[0082]一般而言,存儲器存儲裝置(也稱,存儲器存儲系統(tǒng))包括可復寫式非易失性存儲器模塊與控制器(也稱，控制電路)。通常存儲器存儲裝置是與主機系統(tǒng)一起使用，以使主機系統(tǒng)可將數(shù)據(jù)寫入至存儲器存儲裝置或從存儲器存儲裝置中讀取數(shù)據(jù)。
[0083]圖1是根據(jù)本發(fā)明的一范例實施例所示出的主機系統(tǒng)與存儲器存儲裝置的示意圖。圖2是根據(jù)本發(fā)明的一范例實施例所示出的主機系統(tǒng)與輸入/輸出裝置的示意圖。圖3是根據(jù)本發(fā)明的一范例實施例所示出的主機系統(tǒng)與存儲器存儲裝置的示意圖。
[0084]請參照圖1，主機系統(tǒng)1000—般包括電腦1100與輸入/輸出(input/output,簡稱I/O)裝置1106。電腦1100包括微處理器1102、隨機存取存儲器(random access memory,簡稱RAM) 1104、系統(tǒng)總線1108與數(shù)據(jù)傳輸接口 1110。輸入/輸出裝置1106包括如圖2的鼠標1202、鍵盤1204、顯示器1206與打印機1208。必須了解的是，圖2所示的裝置非限制輸入/輸出裝置1106，輸入/輸出裝置1106可還包括其他裝置。
[0085]在一范例實施例中，存儲器存儲裝置100是通過數(shù)據(jù)傳輸接口 1110與主機系統(tǒng)1000的其他元件電性連接。通過微處理器1102、隨機存取存儲器1104與輸入/輸出裝置1106的操作可將數(shù)據(jù)寫入至存儲器存儲裝置100或從存儲器存儲裝置100中讀取數(shù)據(jù)。例如，存儲器存儲裝置100可以是如圖2所示的U盤1212、記憶卡1214或固態(tài)硬盤(SolidState Drive,簡稱SSD) 1216等的可復寫式非易失性存儲器存儲裝置。
[0086]一般而言，主機系統(tǒng)1000為可實質(zhì)地與存儲器存儲裝置100配合以存儲數(shù)據(jù)的任意系統(tǒng)。雖然在本范例實施例中，主機系統(tǒng)1000是以電腦系統(tǒng)來作說明，然而，在另一范例實施例中，主機系統(tǒng)1000可以是數(shù)碼相機、攝影機、通信裝置、音頻播放器或視頻播放器等系統(tǒng)。例如，在主機系統(tǒng)為數(shù)碼相機(攝影機)1310時，可復寫式非易失性存儲器存儲裝置則為其所使用的SD卡1312、MMC卡1314、記憶棒(memory stick，簡稱MS) 1316、CF卡1318或嵌入式存儲裝置1320 (如圖3所示)。嵌入式存儲裝置1320包括嵌入式多媒體卡(Embedded MMC,簡稱eMMC)。值得一提的是，嵌入式多媒體卡是直接電性連接于主機系統(tǒng)的基板上。
[0087]圖4是示出圖1所示的存儲器存儲裝置的概要方塊圖。
[0088]請參照圖4，存儲器存儲裝置100包括連接接口單元102、存儲器控制電路單元104與可復寫式非易失性存儲器模塊106。
[0089]在本范例實施例中，連接接口單元102是兼容于串行高級技術(shù)附件(SerialAdvanced Technology Attachment,簡稱SATA)標準。然而,必須了解的是,本發(fā)明不限于此，連接接口單元102也可以是符合并行高級技術(shù)附件(Parallel Advanced TechnologyAttachment,簡稱PATA)標準、電氣和電子工程師協(xié)會(Institute of Electrical andElectronic Engineers,簡稱 IEEE) 1394 標準、高速周邊零件連接接口(PeripheralComponent Interconnect Express,簡稱 PCI Express)標準、通用串行總線(UniversalSerial Bus,簡稱USB)標準、超高速一代(Ultra High Speed-1,簡稱UHS-1)接口標準、超高速二代(Ultra High Speed-1I,簡稱 UHS-1I)接口標準、安全數(shù)碼(Secure Digital,簡稱SD)接口標準、記憶棒(Memory Stick,簡稱MS)接口標準、多媒體存儲卡(Multi MediaCard,簡稱MMC)接口標準、小型快閃(Compact Flash,簡稱CF)接口標準、集成式驅(qū)動電子接口(Integrated Device Electronics,簡稱IDE)標準或其他適合的標準。在本范例實施例中，連接接口單元可與存儲器控制電路單元封裝在一個晶片中，或布設(shè)于一包含存儲器控制電路單元的晶片外。
[0090]存儲器控制電路單元104用以運行以硬件形式或固件形式實作的多個邏輯門或控制指令，并且根據(jù)主機系統(tǒng)1000的指令在可復寫式非易失性存儲器模塊106中進行數(shù)據(jù)的寫入、讀取與抹除等操作。
[0091]可復寫式非易失性存儲器模塊106是電性連接至存儲器控制電路單元104，并且用以存儲主機系統(tǒng)1000所寫入的數(shù)據(jù)?？蓮蛯懯椒且资源鎯ζ髂K106具有實體抹除單元410(0)?410 (N)。例如，實體抹除單元410(0)?410 (N)可屬于同一個存儲器晶粒(die)或者屬于不同的存儲器晶粒。每一實體抹除單元分別具有多個實體程序化單元，并且屬于同一個實體抹除單元的實體程序化單元可被獨立地寫入且被同時地抹除。例如，每一實體抹除單元是由128個實體程序化單元所組成。然而，必須了解的是，本發(fā)明不限于此，每一實體抹除單元是可由64個實體程序化單元、256個實體程序化單元或其他任意個實體程序化單元所組成。
[0092]更具體來說，每一個實體抹除單元包括多條字符線與多條比特線，每一條字符線與每一條比特線交叉處配置有一個存儲單元。每一個存儲單元可存儲一或多個比特。在同一個實體抹除單元中，所有的存儲單元會一起被抹除。在此范例實施例中，實體抹除單元為抹除的最小單位。也即，每一實體抹除單元含有最小數(shù)目的一并被抹除的存儲單元。例如，實體抹除單元為實體區(qū)塊。另一方面，同一個字符線上的存儲單元會組成一或多個實體程序化單元。若每一個存儲單元可存儲2個以上的比特，則同一個字符線上的實體程序化單元可被分類為下實體程序化單元與上實體程序化單元。一般來說，下實體程序化單元的寫入速度會大于上實體程序化單元的寫入速度。在此范例實施例中，實體程序化單元為程序化的最小單元。即，實體程序化單元為寫入數(shù)據(jù)的最小單元。例如，實體程序化單元為實體頁面或是實體扇(sector)。若實體程序化單元為實體頁面，則每一個實體程序化單元通常包括數(shù)據(jù)比特區(qū)與冗余比特區(qū)。數(shù)據(jù)比特區(qū)包含多個實體扇，用以存儲使用者的數(shù)據(jù)，而冗余比特區(qū)用以存儲系統(tǒng)的數(shù)據(jù)(例如，糾錯碼)。在本范例實施例中，每一個數(shù)據(jù)比特區(qū)包含32個實體扇，且一個實體扇的大小為512比特組(byte，簡稱B)。然而，在其他范例實施例中，數(shù)據(jù)比特區(qū)中也可包含8個、16個或數(shù)目更多或更少的實體扇，本發(fā)明并不限制實體扇的大小以及個數(shù)。
[0093]在本范例實施例中，可復寫式非易失性存儲器模塊106為多階存儲單元(MultiLevel Cell,簡稱MLC)NAND型快閃存儲器模塊，即一個存儲單元中可存儲至少2個比特。然而，本發(fā)明不限于此，可復寫式非易失性存儲器模塊106也可是單階存儲單元(SingleLevel Cell,簡稱SLC)NAND型快閃存儲器模塊、多階存儲單元(Trinary Level Cell,簡稱TLC) NAND型快閃存儲器模塊、其他快閃存儲器模塊或其他具有相同特性的存儲器模塊。
[0094]圖5是根據(jù)本發(fā)明的一范例實施例所示出的存儲器控制電路單元的概要方塊圖。
[0095]請參照圖5，存儲器控制電路單元104包括存儲器管理電路202、主機接口 204與存儲器接口 206。
[0096]存儲器管理電路202用以控制存儲器控制電路單元104的整體操作。具體來說，存儲器管理電路202具有多個控制指令，并且在存儲器存儲裝置100操作時，此些控制指令會被運行以進行數(shù)據(jù)的寫入、讀取與抹除等操作。以下說明存儲器管理電路202的操作時，等同于說明存儲器控制電路單元104的操作，以下并不再贅述。
[0097]在本范例實施例中，存儲器管理電路202的控制指令是以固件形式來實作。例如，存儲器管理電路202具有微處理器單元(未示出)與只讀存儲器(未示出)，并且此些控制指令是被燒錄至此只讀存儲器中。當存儲器存儲裝置100操作時，此些控制指令會由微處理器單元來運行以進行數(shù)據(jù)的寫入、讀取與抹除等操作。
[0098]在另一范例實施例中，存儲器管理電路202的控制指令也可以程序碼形式存儲于可復寫式非易失性存儲器模塊106的特定區(qū)域(例如，存儲器模塊中專用于存放系統(tǒng)數(shù)據(jù)的系統(tǒng)區(qū))中。此外，存儲器管理電路202具有微處理器單元(未示出)、只讀存儲器(未示出)及隨機存取存儲器(未示出)。特別是，此只讀存儲器具有開機碼(boot code)，并且當存儲器控制電路單元104被使能時，微處理器單元會先運行此開機碼來將存儲于可復寫式非易失性存儲器模塊106中的控制指令載入至存儲器管理電路202的隨機存取存儲器中。之后，微處理器單元會運行此些控制指令以進行數(shù)據(jù)的寫入、讀取與抹除等操作。
[0099]此外，在另一范例實施例中，存儲器管理電路202的控制指令也可以一硬件形式來實作。例如，存儲器管理電路202包括微控制器、存儲器管理單元、存儲器寫入單元、存儲器讀取單元、存儲器抹除單元與數(shù)據(jù)處理單元。存儲器管理單元、存儲器寫入單元、存儲器讀取單元、存儲器抹除單元與數(shù)據(jù)處理單元是電性連接至微控制器。其中，存儲器管理單元用以管理可復寫式非易失性存儲器模塊106的實體抹除單元；存儲器寫入單元用以對可復寫式非易失性存儲器模塊106下達寫入指令以將數(shù)據(jù)寫入至可復寫式非易失性存儲器模塊106中；存儲器讀取單元用以對可復寫式非易失性存儲器模塊106下達讀取指令以從可復寫式非易失性存儲器模塊106中讀取數(shù)據(jù)；存儲器抹除單元用以對可復寫式非易失性存儲器模塊106下達抹除指令以將數(shù)據(jù)從可復寫式非易失性存儲器模塊106中抹除；而數(shù)據(jù)處理單元用以處理欲寫入至可復寫式非易失性存儲器模塊106的數(shù)據(jù)以及從可復寫式非易失性存儲器模塊106中讀取的數(shù)據(jù)。
[0100]主機接口 204是電性連接至存儲器管理電路202并且用以接收與識別主機系統(tǒng)1000所傳送的指令與數(shù)據(jù)。也就是說，主機系統(tǒng)1000所傳送的指令與數(shù)據(jù)會通過主機接口204來傳送至存儲器管理電路202。在本范例實施例中，主機接口 204是兼容于SATA標準。然而，必須了解的是本發(fā)明不限于此，主機接口 204也可以是兼容于PATA標準、IEEE1394標準、PCI Express標準、USB標準、SD標準、UHS-1標準、UHS-1I標準、MS標準、MMC標準、eMMC標準、UFS標準、CF標準、IDE標準或其他適合的數(shù)據(jù)傳輸標準。
[0101]存儲器接口 206是電性連接至存儲器管理電路202并且用以存取可復寫式非易失性存儲器模塊106。也就是說，欲寫入至可復寫式非易失性存儲器模塊106的數(shù)據(jù)會經(jīng)由存儲器接口 206轉(zhuǎn)換為可復寫式非易失性存儲器模塊106所能接受的格式。
[0102]在一范例實施例中，存儲器控制電路單元104還包括緩沖存儲器208、差錯