一種移位寄存器及其驅(qū)動(dòng)方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及顯示技術(shù)，尤其涉及一種移位寄存器及其驅(qū)動(dòng)方法。
【背景技術(shù)】
[0002]移位寄存器用于寄存數(shù)據(jù)，還用于在時(shí)鐘信號(hào)的作用下使其中的數(shù)據(jù)依次左移或右移。
[0003]如圖1所示的移位寄存器，是現(xiàn)有技術(shù)中一種常用的移位寄存器結(jié)構(gòu)示意圖，其電路時(shí)序圖如圖2所示。其中VGH為高電平信號(hào)，VGL為低電平信號(hào)，CK和CKB互為反相的時(shí)鐘信號(hào)。結(jié)合圖1和圖2所示，該移位寄存器在Tl時(shí)間段和T2時(shí)間段的瞬間會(huì)發(fā)生以下兩種情況:1、CK變低，NI節(jié)點(diǎn)在跳轉(zhuǎn)初始仍舊保持上一時(shí)刻的低電平狀態(tài)，M4開(kāi)啟，OUT輸出CKB的低電平。2、CK變低，Ml關(guān)閉，N2節(jié)點(diǎn)仍舊保持上一時(shí)刻的低電平狀態(tài)，M3開(kāi)啟，OUT輸出VGH的高電平信號(hào)。既在時(shí)鐘信號(hào)跳轉(zhuǎn)瞬間，現(xiàn)有技術(shù)提供的移位寄存器會(huì)存在競(jìng)爭(zhēng)的風(fēng)險(xiǎn)，影響電路的穩(wěn)定。

【發(fā)明內(nèi)容】

[0004]有鑒于此，本發(fā)明提供一種移位寄存器，包括:
[0005]輸入控制模塊、第一輸出模塊、第二輸出模塊、穩(wěn)定模塊、信號(hào)輸入端、信號(hào)輸出端、第一時(shí)鐘端、第二時(shí)鐘端、第一電平信號(hào)端和第二電平信號(hào)端；所述信號(hào)輸入端輸入第一脈沖信號(hào)，所述信號(hào)輸出端輸出第二脈沖信號(hào)，所述第一時(shí)鐘端接入第一時(shí)鐘信號(hào)，所述第二時(shí)鐘端接入第二時(shí)鐘信號(hào)，所述第一電平信號(hào)端接入第一電平信號(hào)，所述第二電平信號(hào)端接入第二電平信號(hào)；
[0006]所述輸入控制模塊、所述穩(wěn)定模塊和所述第二輸出模塊在第一節(jié)點(diǎn)電連接；
[0007]所述輸入控制模塊和所述第一輸出模塊在第二節(jié)點(diǎn)電連接；
[0008]其中，所述輸入控制模塊包括第一晶體管、第二晶體管和第一電容；所述第一晶體管的柵極與所述第一時(shí)鐘端連接，所述第一晶體管的源極與所述第一電平信號(hào)端連接，所述第一晶體管的漏極與所述第二節(jié)點(diǎn)連接；所述第二晶體管的柵極與所述第一節(jié)點(diǎn)連接，所述第二晶體管的源極與所述信號(hào)輸入端連接，所述第二晶體管的漏極與所述第二節(jié)點(diǎn)連接；所述第一電容連接于所述第二節(jié)點(diǎn)與所述第二電平信號(hào)端之間；
[0009]所述第二輸出模塊與所述信號(hào)輸出端、所述第二時(shí)鐘端連接；
[0010]所述第一輸出模塊與所述信號(hào)輸出端、所述第二電平信號(hào)端連接；
[0011]所述穩(wěn)定模塊與所述信號(hào)輸入端、第一時(shí)鐘端和第一電平信號(hào)端連接。
[0012]本發(fā)明還提供了一種用于驅(qū)動(dòng)上述移位寄存器的驅(qū)動(dòng)方法，包括:
[0013]在信號(hào)輸入階段，所述第一晶體管打開(kāi)，將所述第一電平信號(hào)端的第一電平信號(hào)傳輸至所述第二節(jié)點(diǎn)；所述穩(wěn)定模塊將所述信號(hào)輸入端的第一脈沖信號(hào)傳輸至所述第一節(jié)點(diǎn)；所述第一輸出模塊輸出所述第二電平信號(hào)端的第二電平信號(hào)；所述第二輸出模塊輸出所述第二時(shí)鐘端的第二時(shí)鐘信號(hào)；所述信號(hào)輸出端接收所述第二電平信號(hào)和第二時(shí)鐘信號(hào)，輸出第二脈沖信號(hào)；
[0014]在信號(hào)輸出階段，所述第一晶體管關(guān)閉；所述第二晶體管打開(kāi)，所述第一脈沖信號(hào)傳輸至所述第二節(jié)點(diǎn)；所述第二輸出模塊輸出所述第二時(shí)鐘端的第二時(shí)鐘信號(hào)；所述信號(hào)輸出端接收所述第二時(shí)鐘信號(hào)，輸出第二脈沖信號(hào)；
[0015]在信號(hào)復(fù)位階段，所述第一晶體管打開(kāi)，所述第一電平信號(hào)端的第一電平信號(hào)傳輸至所述第二節(jié)點(diǎn)；所述穩(wěn)定模塊將所述第一脈沖信號(hào)傳輸至所述第一節(jié)點(diǎn)；所述第一輸出模塊輸出第二電平信號(hào)端的第二電平信號(hào)；所述信號(hào)輸出端接收所述第二電平信號(hào)，輸出所述第二脈沖信號(hào)；
[0016]其中，所述第一脈沖信號(hào)在所述信號(hào)輸入階段為第一電位狀態(tài)，在所述信號(hào)輸出階段和信號(hào)復(fù)位階段為第二電位狀態(tài)；所述第二脈沖信號(hào)在所述信號(hào)輸出階段為第一電位狀態(tài)，在所述信號(hào)輸入階段和所述信號(hào)復(fù)位階段為第二電位狀態(tài)。
[0017]本發(fā)明提供的移位寄存器及其驅(qū)動(dòng)方法，其中輸入控制模塊和穩(wěn)定模塊控制第一輸出模塊導(dǎo)通，以將第二電平信號(hào)端的第二電平信號(hào)輸出至信號(hào)輸出端，或者控制第二輸出模塊的導(dǎo)通，以將第二時(shí)鐘端的第二時(shí)鐘信號(hào)輸出至信號(hào)輸出端，使次級(jí)移位寄存器正常工作。本發(fā)明提供的移位寄存器的穩(wěn)定性好、傳輸性能優(yōu)異、工作穩(wěn)定、性能良好，解決了現(xiàn)有技術(shù)中移位寄存器穩(wěn)定性差、工作不穩(wěn)定的情況。
【附圖說(shuō)明】
[0018]圖1是現(xiàn)有技術(shù)中一種的移位寄存器結(jié)構(gòu)示意圖；
[0019]圖2是圖1中移位寄存器的驅(qū)動(dòng)時(shí)序不意圖；
[0020]圖3是本發(fā)明實(shí)施例提供的一種移位寄存器結(jié)構(gòu)示意圖；
[0021]圖4是圖3中所不移位寄存器的驅(qū)動(dòng)時(shí)序不意圖；
[0022]圖5是圖3中所不移位寄存器的另一種驅(qū)動(dòng)時(shí)序不意圖；
[0023]圖6是本發(fā)明實(shí)施例提供的另一種移位寄存器結(jié)構(gòu)示意圖。
【具體實(shí)施方式】
[0024]為使本發(fā)明的上述目的、特征和優(yōu)點(diǎn)能夠更為明顯易懂，下面將結(jié)合附圖和實(shí)施例對(duì)本發(fā)明做進(jìn)一步說(shuō)明。
[0025]需要說(shuō)明的是，在以下描述中闡述了具體細(xì)節(jié)以便于充分理解本發(fā)明。但是本發(fā)明能夠以多種不同于在此描述的其它方式來(lái)實(shí)施，本領(lǐng)域技術(shù)人員可以在不違背本發(fā)明內(nèi)涵的情況下做類似推廣。因此本發(fā)明不受下面公開(kāi)的【具體實(shí)施方式】的限制。
[0026]請(qǐng)參考圖3，圖3是本發(fā)明實(shí)施例提供的一種移位寄存器結(jié)構(gòu)示意圖。如圖所示，該移位寄存器包括輸入控制模塊10、第一輸出模塊30、第二輸出模塊40、穩(wěn)定模塊20、信號(hào)輸入端IN、信號(hào)輸出端0UT、第一時(shí)鐘端CK、第二時(shí)鐘端CKB、第一電平信號(hào)端VGl和第二電平信號(hào)端VG2。其中信號(hào)輸入端IN輸入第一脈沖信號(hào)，該第一脈沖信號(hào)由上級(jí)移位寄存器輸出，用來(lái)啟動(dòng)本級(jí)移位寄存器。信號(hào)輸出端OUT輸出第二脈沖信號(hào)，該第二脈沖信號(hào)用來(lái)驅(qū)動(dòng)與本級(jí)移位寄存器連接的電子元件并用以使下級(jí)移位寄存器啟動(dòng)。第一時(shí)鐘端CK接入第一時(shí)鐘信號(hào)，第二時(shí)鐘端CKB接入第二時(shí)鐘信號(hào)，第一電平信號(hào)端VGl接入第一電平信號(hào)，第二電平信號(hào)端VG2接入第二電平信號(hào)。
[0027]輸入控制模塊10、穩(wěn)定模塊20和第二輸出模塊40在第一節(jié)點(diǎn)NI電連接；輸入控制模塊10和第一輸出模塊30在第二節(jié)點(diǎn)N2電連接。
[0028]其中，輸入控制模塊10包括第一晶體管M1、第二晶體管M2和第一電容Cl。第一晶體管Ml的柵極與第一時(shí)鐘端CK連接，第一晶體管Ml的源極與第一電平信號(hào)端VGl連接，第一晶體管Ml的漏極與第二節(jié)點(diǎn)N2連接。第二晶體管M2的柵極與第一節(jié)點(diǎn)NI連接，第二晶體管M2的源極與信號(hào)輸入端IN連接，第二晶體管M2的漏極與第二節(jié)點(diǎn)N2連接。第一電容Cl連接于第二節(jié)點(diǎn)N2與第二電平信號(hào)端VG2之間。該輸入控制模塊10根據(jù)第一時(shí)鐘信號(hào)的控制，第一晶體管Ml打開(kāi)或者關(guān)閉，并在打開(kāi)時(shí)將第一電平信號(hào)端VGl的第一電平信號(hào)傳輸至第二節(jié)點(diǎn)N2。第二晶體管M2則在第一節(jié)點(diǎn)NI的電位的控制下打開(kāi)或者關(guān)閉，并在打開(kāi)時(shí)將信號(hào)輸入端IN接入的第一脈沖信號(hào)傳輸至第二節(jié)點(diǎn)N2。第一電容Cl用來(lái)保持第二節(jié)點(diǎn)的電位。
[0029]第一輸出模塊30與信號(hào)輸出端0UT、第二電平信號(hào)端VG2連接。第二輸出模塊40與信號(hào)輸出端0UT、第二時(shí)鐘端CKB連接。穩(wěn)定模塊20與信號(hào)輸入端IN、第一時(shí)鐘端CK和第一電平信號(hào)端VGl連接。
[0030]在上述方案的基礎(chǔ)上，第一輸出模塊30、第二輸出模塊40及穩(wěn)定模塊20均可通過(guò)多種電路方式實(shí)現(xiàn)，在此以一種具體電路為例進(jìn)行描述，但本發(fā)明提供的第一輸出模塊30、第二輸出模塊40及穩(wěn)定模塊20不僅限于該實(shí)施例，還可通過(guò)其他多種組合形式實(shí)現(xiàn)。
[0031]具體地，請(qǐng)繼續(xù)參考圖3，第一輸出模塊30包括第三晶體管M3 ;其中該第三晶體管M3的柵極與第二節(jié)點(diǎn)N2連接，第三晶體管M3的源極與第二電平信號(hào)端VG2連接，第三晶體管M3的漏極與信號(hào)輸出端OUT連接。該第三晶體管M3在第二節(jié)點(diǎn)N2的電位的控制下，導(dǎo)通或不導(dǎo)通第二電平信號(hào)端VG2和信號(hào)輸出端0UT，并在導(dǎo)通時(shí)將第二電平信號(hào)傳輸至信號(hào)輸出端OUT作為第二脈沖信號(hào)輸出。
[0032]第二輸出模塊40包括第四晶體管M4和第二電容C2。第四晶體管M4的柵極與第一節(jié)點(diǎn)NI連接，第四晶體管M4的源極與第二