續(xù)參看圖3，作為額外非限制性實(shí)例，可在單個(gè)行重定向動(dòng)作中替換多個(gè)行104中的兩個(gè)⑵行。由于與上文所描述的在4-1列mux電路方案中在單個(gè)列重導(dǎo)向動(dòng)作中替換四個(gè)(4)列98類(lèi)似的原因，可替換多個(gè)行104中的兩個(gè)(2)行?？稍趩蝹€(gè)行重定向動(dòng)作中替換多個(gè)行104中的兩個(gè)(2)行，這是因?yàn)樵诖藢?shí)例中，多個(gè)行104中的兩個(gè)(2)行共享外圍電路以用于控制對(duì)多個(gè)行104的存取。如果在單個(gè)行重定向動(dòng)作中替換多個(gè)行104中的兩個(gè)(2)行，那么行選擇位100并非所需的。行選擇位100并非所需的，這是因?yàn)椴槐匾_定用冗余數(shù)據(jù)項(xiàng)40替換多個(gè)行104中的兩個(gè)(2)行中的哪些者。
[0043]繼續(xù)參看圖3，如上文所描述，并不作為用于存儲(chǔ)器存取請(qǐng)求12的第一數(shù)據(jù)存取路徑20的部分而提供數(shù)據(jù)項(xiàng)重導(dǎo)向電路38’的任何時(shí)延。因此，并不歸因于數(shù)據(jù)項(xiàng)重導(dǎo)向電路38’而增加高速緩沖存儲(chǔ)器10’的總的存儲(chǔ)器存取時(shí)延，同時(shí)提供SRAM數(shù)據(jù)陣列18中的數(shù)據(jù)項(xiàng)16的冗余行及/或列。
[0044]另外，圖3中的高速緩沖存儲(chǔ)器10’中的存儲(chǔ)器存取請(qǐng)求12(0)到12 (N)的處理也可為管線(xiàn)式的。如下文將關(guān)于圖4更詳細(xì)地論述，可在一系列不同處理階段中提供高速緩沖存儲(chǔ)器10’中的存儲(chǔ)器存取請(qǐng)求12(0)到12(N)的處理。每一處理階段可經(jīng)配置以提供用于存儲(chǔ)器存取請(qǐng)求12(0)到12 (N)的特定指明的處理功能，而其它處理階段處理其它存儲(chǔ)器存取請(qǐng)求12(0)到12 (N)。與在可處理接下來(lái)的存儲(chǔ)器存取請(qǐng)求12(0)到12 (N)之前具有等待完成其它處理階段的閑置時(shí)間情形形成對(duì)比，以此方式，可更完全地利用高速緩沖存儲(chǔ)器10’中的處理階段。
[0045]就這一點(diǎn)來(lái)說(shuō)，圖4為說(shuō)明在圖3的高速緩沖存儲(chǔ)器10’中按管線(xiàn)式方式處理的多個(gè)存儲(chǔ)器存取請(qǐng)求12(0)到12 (N)的示范性時(shí)序圖106。按管線(xiàn)式方式處理多個(gè)存儲(chǔ)器存取請(qǐng)求12(0)到12 (N)允許重疊執(zhí)行多個(gè)存儲(chǔ)器存取請(qǐng)求12(0)到12 (N)中的每一者。為了按管線(xiàn)式方式處理存儲(chǔ)器存取請(qǐng)求12，將存儲(chǔ)器存取請(qǐng)求12劃分成多個(gè)存取階段。
[0046]繼續(xù)參看圖4，在以下非限制性實(shí)例中說(shuō)明用于多個(gè)管線(xiàn)式存儲(chǔ)器存取請(qǐng)求12(0)到12 (N)階段的三個(gè)(3)存儲(chǔ)器存取請(qǐng)求12階段。第一存儲(chǔ)器存取請(qǐng)求階段108包括在第一數(shù)據(jù)存取路徑20及第二數(shù)據(jù)存取路徑42中接收數(shù)據(jù)項(xiàng)地址14。第二存儲(chǔ)器存取請(qǐng)求階段110由有缺陷的數(shù)據(jù)項(xiàng)比較器電路44組成，所述有缺陷的數(shù)據(jù)項(xiàng)比較器電路進(jìn)一步在第二數(shù)據(jù)存取路徑42中接收至少一個(gè)有缺陷的數(shù)據(jù)項(xiàng)地址48。第二存儲(chǔ)器存取請(qǐng)求階段110進(jìn)一步由以下操作組成:比較數(shù)據(jù)項(xiàng)地址14與對(duì)應(yīng)于SRAM數(shù)據(jù)陣列18中的有缺陷的數(shù)據(jù)項(xiàng)36的至少一個(gè)有缺陷的數(shù)據(jù)項(xiàng)地址48。在按數(shù)據(jù)項(xiàng)地址14對(duì)數(shù)據(jù)項(xiàng)16編索引之前，有缺陷的數(shù)據(jù)項(xiàng)比較器電路44在第二數(shù)據(jù)存取路徑42中執(zhí)行比較。另外，如果數(shù)據(jù)項(xiàng)地址14匹配至少一個(gè)有缺陷的數(shù)據(jù)項(xiàng)地址48，那么有缺陷的數(shù)據(jù)項(xiàng)比較器電路44產(chǎn)生重導(dǎo)向索引52。匹配指示數(shù)據(jù)項(xiàng)地址14產(chǎn)生有缺陷的數(shù)據(jù)項(xiàng)36。第三存儲(chǔ)器存取請(qǐng)求階段112由以下操作組成:如果產(chǎn)生重導(dǎo)向索引52，那么數(shù)據(jù)項(xiàng)地址索引選擇器32選擇重導(dǎo)向索引52。然而，如果并未產(chǎn)生重導(dǎo)向索引52，那么數(shù)據(jù)項(xiàng)地址索引選擇器32使用表示數(shù)據(jù)項(xiàng)地址14的索引28對(duì)SRAM數(shù)據(jù)陣列18編索引。第三存儲(chǔ)器存取請(qǐng)求階段112進(jìn)一步由以下操作組成:按通過(guò)重導(dǎo)向索引52表示的冗余數(shù)據(jù)項(xiàng)40或按通過(guò)索引28表示的數(shù)據(jù)項(xiàng)16存取SRAM數(shù)據(jù)陣列18。在替代實(shí)施例中，可在比三個(gè)(3)存取階段更多或更少的階段中處理存儲(chǔ)器存取請(qǐng)求12。多個(gè)存儲(chǔ)器存取請(qǐng)求12 (O)到12 (N)中的每一者是在至少一個(gè)時(shí)序窗口 114(0)到114(M)內(nèi)處理。另外，多個(gè)存儲(chǔ)器存取請(qǐng)求12(0)到12(N)中的每一者可按管線(xiàn)式方式執(zhí)行，其中多個(gè)存取階段對(duì)應(yīng)于在相同時(shí)序窗口 114(0)到114(M)中執(zhí)行單獨(dú)存儲(chǔ)器存取請(qǐng)求12(0)到12 (N)。
[0047]繼續(xù)參看圖4，存儲(chǔ)器存取請(qǐng)求12(0)在第一時(shí)序窗口 114(0)中開(kāi)始進(jìn)行第一存儲(chǔ)器存取請(qǐng)求階段108的處理。第一存儲(chǔ)器存取請(qǐng)求12(0)的處理接著在第二時(shí)序窗口114(1)中進(jìn)行到第二存儲(chǔ)器存取請(qǐng)求階段110。在第二時(shí)序窗口 114(1)期間，存儲(chǔ)器存取請(qǐng)求12(1)還可開(kāi)始在第一存儲(chǔ)器存取請(qǐng)求階段108中執(zhí)行。應(yīng)注意，在此實(shí)例中，存儲(chǔ)器存取請(qǐng)求12(0)的第二存儲(chǔ)器存取請(qǐng)求階段110與存儲(chǔ)器存取請(qǐng)求12(1)的第一存儲(chǔ)器存取請(qǐng)求階段108兩者是在第二時(shí)序窗口 114(1)中進(jìn)行處理。存儲(chǔ)器存取請(qǐng)求12(0)及存儲(chǔ)器存取請(qǐng)求12 (I)接著進(jìn)行處理到第三時(shí)序窗口 114(2)。在第三時(shí)序窗口 114(2)中，存儲(chǔ)器存取請(qǐng)求12(0)進(jìn)行到處理的第三存儲(chǔ)器存取請(qǐng)求階段112，且存儲(chǔ)器存取請(qǐng)求12(1)進(jìn)行到處理的第二存儲(chǔ)器存取請(qǐng)求階段110。另外，存儲(chǔ)器存取請(qǐng)求12(2)開(kāi)始進(jìn)行第一存儲(chǔ)器存取請(qǐng)求階段108中的處理。以類(lèi)似于存儲(chǔ)器存取請(qǐng)求12(0)、12 (I)的方式處理存儲(chǔ)器存取請(qǐng)求12(2)的處理。在時(shí)序窗口 114(2)到114(M)中處理存儲(chǔ)器存取請(qǐng)求12 (2)且此處將不再重新描述。以此方式，可將存儲(chǔ)器存取請(qǐng)求12(0)到12 (N)以管線(xiàn)式方式進(jìn)行到執(zhí)行階段中，從而允許同時(shí)執(zhí)行用于存儲(chǔ)器存取請(qǐng)求12(0)到12(N)中的每一者的多個(gè)存取階段108、110、112。
[0048]可將以下各者提供于或集成到任何基于處理器的裝置中:在進(jìn)行數(shù)據(jù)存取之前將數(shù)據(jù)從存儲(chǔ)器中的有缺陷的數(shù)據(jù)項(xiàng)重導(dǎo)向到冗余數(shù)據(jù)項(xiàng)，及根據(jù)本文所揭示的實(shí)施例的相關(guān)系統(tǒng)及方法。實(shí)例包含(但不限于)機(jī)頂盒、娛樂(lè)單元、導(dǎo)航裝置、通信裝置、固定位置數(shù)據(jù)單元、移動(dòng)位置數(shù)據(jù)單元、移動(dòng)電話(huà)、蜂窩式電話(huà)、計(jì)算機(jī)、便攜式計(jì)算機(jī)、桌上型計(jì)算機(jī)、個(gè)人數(shù)字助理(PDA)、監(jiān)視器、計(jì)算機(jī)監(jiān)視器、電視機(jī)、調(diào)諧器、無(wú)線(xiàn)電、衛(wèi)星無(wú)線(xiàn)電、音樂(lè)播放器、數(shù)字音樂(lè)播放器、便攜式音樂(lè)播放器、數(shù)字視頻播放器、視頻播放器、數(shù)字視頻光盤(pán)(DVD)播放器及便攜式數(shù)字視頻播放器。
[0049]就這一點(diǎn)來(lái)說(shuō)，圖5說(shuō)明基于處理器的系統(tǒng)116的實(shí)例，所述基于處理器的系統(tǒng)可使用用于在進(jìn)行數(shù)據(jù)存取之前將數(shù)據(jù)從有缺陷的數(shù)據(jù)項(xiàng)36重導(dǎo)向到冗余數(shù)據(jù)項(xiàng)40的系統(tǒng)及方法。在此實(shí)例中，基于處理器的系統(tǒng)116包含一或多個(gè)CPU 118，每一 CPU包含一或多個(gè)處理器120。CPU 118可具有耦合到處理器120以用于快速存取臨時(shí)存儲(chǔ)的數(shù)據(jù)的高速緩沖存儲(chǔ)器122。CPU 118耦合到系統(tǒng)總線(xiàn)124且可將基于處理器的系統(tǒng)116中所包含的主裝置與從裝置互相耦合。眾所周知，CPU 118通過(guò)在系統(tǒng)總線(xiàn)124上交換地址、控制及數(shù)據(jù)信息而與這些其它裝置通信。舉例來(lái)說(shuō)，CPU 118可將總線(xiàn)事務(wù)請(qǐng)求傳達(dá)到存儲(chǔ)器控制器126 (作為從裝置的實(shí)例)。雖然圖5中未說(shuō)明，但是可提供多個(gè)系統(tǒng)總線(xiàn)124，其中每一系統(tǒng)總線(xiàn)124構(gòu)成不同構(gòu)造。
[0050]其它主裝置及從裝置可連接到系統(tǒng)總線(xiàn)124。如圖5中所說(shuō)明，作為實(shí)例，這些裝置可包含存儲(chǔ)器系統(tǒng)128、一或多個(gè)輸入裝置130、一或多個(gè)輸出裝置132、一或多個(gè)網(wǎng)絡(luò)接口裝置134及一或多個(gè)顯示控制器136。輸入裝置130可包含任何類(lèi)型的輸入裝置，包含但不限于輸入按鍵、開(kāi)關(guān)、語(yǔ)音處理器等。輸出裝置132可包含任何類(lèi)型的輸出裝置，包含但不限于音頻、視頻、其它視覺(jué)指示符等。網(wǎng)絡(luò)接口裝置134可為經(jīng)配置以允許將數(shù)據(jù)交換到網(wǎng)絡(luò)138并從網(wǎng)絡(luò)138交換數(shù)據(jù)的任何裝置。網(wǎng)絡(luò)138可以是任何類(lèi)型的網(wǎng)絡(luò)，包含(但不限于)有線(xiàn)或無(wú)線(xiàn)網(wǎng)絡(luò)、私用或公共網(wǎng)絡(luò)、局域網(wǎng)(LAN)、廣域網(wǎng)(WLAN)及因特網(wǎng)。網(wǎng)絡(luò)接口裝置134可經(jīng)配置以支持所希望的任何類(lèi)型的通信協(xié)議。存儲(chǔ)器系統(tǒng)128可包含一或多個(gè)存儲(chǔ)器單元140 (O到N)。
[0051]CPU 118還可經(jīng)配置以經(jīng)由系統(tǒng)總線(xiàn)124存取顯示控制器136以控制發(fā)送到一或多個(gè)顯示器142的信息。顯示控制器136經(jīng)由一或多個(gè)視頻處理器144將信息發(fā)送到顯示器142以進(jìn)行顯示，所述一或多個(gè)視頻處理器將待顯示的信息處理成適合于顯示器142的格式。顯示器142可包含任何類(lèi)型的顯示器，包含但不限于陰極射線(xiàn)管(CRT)、液晶顯示器(IXD)、等離子顯示器等。
[0052]所屬領(lǐng)域的技術(shù)人員將進(jìn)一步了解，結(jié)合本文所揭示的實(shí)施例描述的各種說(shuō)明性邏輯塊、模塊、電路及算法可實(shí)施為電子硬件、存儲(chǔ)在存儲(chǔ)器或另一計(jì)算機(jī)可讀媒體中且通過(guò)處理器或其它處理裝置執(zhí)行的指令，或兩者的組合。作為實(shí)例，本文中所描述的主裝置和從裝置可用于任何電路、硬件組件、集成電路(IC)或IC芯片中。本文揭示的存儲(chǔ)器可以是任何類(lèi)型和大小的存儲(chǔ)器，并且可經(jīng)配置以存儲(chǔ)所希望的任何類(lèi)型的信息。為了清楚地說(shuō)明此可互換性，上文已大體上關(guān)于其功能性而描述了各種說(shuō)明性組件、塊、模塊、電路及步驟。如何實(shí)施此功能性取決于特定應(yīng)用、設(shè)計(jì)選項(xiàng)及/或強(qiáng)加于整個(gè)系統(tǒng)的設(shè)計(jì)約束。所屬領(lǐng)域的技術(shù)人員可針對(duì)每一特定應(yīng)用以不同方式實(shí)施所描述功能性，但此類(lèi)實(shí)施決策不應(yīng)被解釋為會(huì)造成對(duì)本發(fā)明的范圍的脫離。
[0053]結(jié)合本文所揭示的實(shí)施例描述的各種說(shuō)明性邏輯塊、模塊及電路可用處理器、數(shù)字信號(hào)處理器(DSP)、專(zhuān)用集成電路(ASIC)、現(xiàn)場(chǎng)可編程門(mén)陣列(FPGA)或其它可編程邏輯裝置、離散門(mén)或晶體管邏輯、離散硬件組件或經(jīng)設(shè)計(jì)以執(zhí)行本文所描述的功能的其任何組合來(lái)實(shí)施或執(zhí)行。處理器可以是微處理器，但在替代例中，處理器可以是任何常規(guī)處理器、控制器、微控制器或狀態(tài)機(jī)。還可將處理器實(shí)施為計(jì)算裝置的組合，例如DSP與微處理器的組合、多個(gè)微處理器的組合、一或多個(gè)微處理器與DSP核心的聯(lián)合，或任何其它此類(lèi)配置。
[0054]本文所揭示的實(shí)施例可體現(xiàn)在硬件及存儲(chǔ)在硬件中的指令中，且可駐留在例如隨機(jī)存取存儲(chǔ)器(RAM)、快閃存儲(chǔ)器、只讀存儲(chǔ)器(ROM)、電可編程ROM(EPROM)、電可擦除可編程ROM(EEPROM)、寄存器、硬盤(pán)、可裝卸式磁盤(pán)、CD-ROM或所屬領(lǐng)域中已知的任何其它形式的計(jì)算機(jī)可讀媒體中。示范性存儲(chǔ)媒體耦合到處理器，使得處理器可從存儲(chǔ)媒體讀取信息并將信息寫(xiě)入到存儲(chǔ)媒體。在替代例中，存儲(chǔ)媒體可與處理器成一體式。處理器及存儲(chǔ)媒體可駐留在A(yíng)SIC中。ASIC可駐留在遠(yuǎn)程站中。在替代例中，處理器與存儲(chǔ)媒體可作為離散組件駐留在遠(yuǎn)程站、基站或服務(wù)器中。
[0055]還應(yīng)注意，描述本文中的示范性實(shí)施例中的任一者中描述的操作步驟是為了提供實(shí)例及論述?？梢杂贸怂f(shuō)明的序列以外的眾多不同序列執(zhí)行所描述的操作。另外，在單個(gè)操作步驟中描述的操作實(shí)際上可以在數(shù)個(gè)不同步驟中執(zhí)行。另外，可組合示范性實(shí)施例中所論述的一或多個(gè)操作步驟。應(yīng)理解，如所屬領(lǐng)域的技術(shù)人員將容易顯而易見(jiàn)，流程圖中所說(shuō)明的操作步驟可以經(jīng)受眾多不同修改。所屬領(lǐng)域的技術(shù)人員還將理解，可使用多種不同技術(shù)及技藝中的任一者來(lái)表示信息及信號(hào)。舉例來(lái)說(shuō)，可通過(guò)電壓、電流、電磁波、磁場(chǎng)或磁粒子、光場(chǎng)或光粒子或其任何組合來(lái)表示可貫穿上述描述提及的數(shù)據(jù)、指令、命令、信息、信號(hào)、位、符號(hào)及碼片。
[0056]提供本發(fā)明的先前描述以使所屬領(lǐng)域的技術(shù)人員能夠制造或使用本發(fā)明。