T 態(tài)，IOK歐）；若反相電壓V (sl，bl)大于Iv時(shí)，其可變電阻的阻值將發(fā)生高阻變（RESET態(tài)， 100K歐）。如果兩端電壓小于IV時(shí)，阻值將保持當(dāng)前的阻值狀態(tài)。
[0063] 敏感放大器（sense)為互相反饋串聯(lián)的環(huán)路反相器，如圖4,根據(jù)其兩端信號(hào)連接 電阻阻值的不同來(lái)鑒別信號(hào)電壓，并放大信號(hào)使兩端數(shù)據(jù)q、qb最終保持在穩(wěn)定的高電壓 或低電壓上，實(shí)現(xiàn)對(duì)數(shù)據(jù)的鎖存。
[0064] 參考電阻模塊由一個(gè)固定阻值的電阻單元和一個(gè)NMOS三級(jí)管串聯(lián)構(gòu)成，如圖5， 其作用是在敏感放大器開(kāi)通工作時(shí)作為參考電阻，使敏感放大器能夠準(zhǔn)確的區(qū)分RRAM單 元當(dāng)前的高阻或低阻狀態(tài)，從而正確的鑒別兩端信號(hào)并最終保持信號(hào)電位。其中vwl用于 控制NMOS管，使之能夠打開(kāi)到地的通路，使qb接地。根據(jù)RRAM的測(cè)試數(shù)據(jù)可知，RRAM的 高阻值主要分布在100K歐附近，但仍有少量阻值在60K附近，低阻值主要分布在IOK歐附 近，故此處設(shè)定參考電阻Rref為30K，目的是能夠準(zhǔn)確的將RRAM的高阻與低阻區(qū)分。
[0065] 數(shù)據(jù)通路由上拉電路和下拉電路構(gòu)成，實(shí)現(xiàn)對(duì)輸出數(shù)據(jù)fuseq端的0、1輸出。如圖 6,上拉電路由兩個(gè)PMOS管組成，P2為弱上拉管。在輸出使能EN無(wú)效（EN = 0)時(shí)，fuseq 會(huì)被導(dǎo)通的Pl管上拉至高電平，保持缺省數(shù)據(jù)1，此時(shí)P2管也導(dǎo)通上拉；當(dāng)輸出使能信號(hào) EN = 1時(shí)，nl管導(dǎo)通，Pl管關(guān)斷，n2管的狀態(tài)取決于來(lái)自敏感放大器的qb信號(hào)：
[0066] 若qb為1，則n2導(dǎo)通，fuseq端到地的通路即導(dǎo)通，此時(shí)弱上拉管p2不足將fuseq 拉至高，故fuseq被下拉到地，端口數(shù)據(jù)由缺省數(shù)據(jù)1變?yōu)閿?shù)據(jù)0,同時(shí)p2管關(guān)斷；
[0067] 反之若qb為0,則n2管不開(kāi)通，此時(shí)fuseq依舊保持缺省數(shù)據(jù)1，同時(shí)P2管保持 上拉導(dǎo)通，fuseq繼續(xù)保持?jǐn)?shù)據(jù)1。
[0068] 如上述，數(shù)據(jù)通路輸出端口 fuseq的值將根據(jù)qb的不同值實(shí)現(xiàn)對(duì)數(shù)據(jù)0、1的輸出 和保持。
[0069] 圖7為本發(fā)明單元的整體電路示意，在需要對(duì)該單元寫(xiě)操作時(shí)主要是通過(guò)對(duì)RRAM 單元的常規(guī)操作來(lái)實(shí)現(xiàn)可變電阻Rcell阻值的阻變效應(yīng)，然后通過(guò)敏感放大器根據(jù)兩端的 電阻不同，感應(yīng)放大得到q/qb的最終數(shù)值，實(shí)現(xiàn)對(duì)數(shù)據(jù)的存儲(chǔ)。對(duì)單元進(jìn)行寫(xiě)操作時(shí)主要 包括阻變操作、初始化數(shù)據(jù)、數(shù)據(jù)感應(yīng)三步驟操作：
[0070] 1、阻變操作：主要是通過(guò)常規(guī)的RRAM單元操作，對(duì)RRAM進(jìn)行編程和擦除操作實(shí)現(xiàn) RRAM單元的阻變發(fā)生，如圖8為RRAM阻變發(fā)生操作條件，當(dāng)對(duì)阻變單元兩端（bl/sl)給予 阻變操作時(shí)（set擦除操作或reset編程操作），RRAM單元即實(shí)現(xiàn)低阻阻變或高阻阻變、否 則保持當(dāng)前阻值。如此在操作RRAM之后，Rcell將固定的保持在高阻值或低阻值狀態(tài)。
[0071] 2、初始化數(shù)據(jù)操作：是通過(guò)Wl打開(kāi)下拉通路，將敏感放大器兩端的q、qb數(shù)據(jù)下 拉到地，實(shí)現(xiàn)對(duì)兩端數(shù)據(jù)的復(fù)位初始化操作，為之后的數(shù)據(jù)感應(yīng)提供初始狀態(tài)，從而保證敏 感放大器的正確工作，如圖9。
[0072] 3、數(shù)據(jù)感應(yīng)操作：該步驟主要是依靠敏感放大器對(duì)數(shù)據(jù)進(jìn)行識(shí)別和保持，決定了 最終數(shù)據(jù)的成功寫(xiě)入。如上述阻變操作后，RRAM阻變單元為固定的高阻（100K)或低阻 (IOK)，結(jié)合參考電阻30K，敏感放大器相當(dāng)于兩端q、qb分別連接兩個(gè)固定阻值的電阻。經(jīng) 過(guò)初始化數(shù)據(jù)后，q、qb被復(fù)位到地。此時(shí)開(kāi)通敏感放大器工作時(shí)（打開(kāi)Vddf電壓），由于 電阻值的不同，兩端的數(shù)據(jù)經(jīng)過(guò)敏感放大器會(huì)出現(xiàn)短暫的競(jìng)爭(zhēng)過(guò)程，由于阻值的不同，電阻 較小的一方最終會(huì)被下拉至地，而另一方相應(yīng)的變?yōu)楦唠娖剑罱K會(huì)穩(wěn)定在一個(gè)平衡狀態(tài) 并保持最終的電平。如圖l〇a，當(dāng)RRAM單元阻變值為高阻時(shí)，經(jīng)過(guò)數(shù)據(jù)感應(yīng)后，阻值較小的 qb將最終為0,而另一側(cè)q為高電平。同理阻變?yōu)榈妥钑r(shí)，如圖IOb所示，阻值較小的q將 為〇,另一側(cè)qb則為高電平。圖IOb為步驟1、2的控制序列。圖IOc為控制操作序列示意 圖。兩個(gè)階段分別完成數(shù)據(jù)的初始化和數(shù)據(jù)的感應(yīng)工作。具體操作時(shí)各信號(hào)狀態(tài)如表1。
[0073] 表1各操作步驟信號(hào)狀態(tài)及控制序列
[0075] 如上述，根據(jù)本發(fā)明單元，通過(guò)對(duì)RRAM單元的阻變操作，結(jié)合敏感放大器，最終可 以實(shí)現(xiàn)數(shù)據(jù)〇或1的寫(xiě)入并存儲(chǔ)在qb端。由于RRAM的非易失性，該發(fā)明單元可以實(shí)現(xiàn)類似 于efuse的數(shù)據(jù)存儲(chǔ)功能。當(dāng)需要芯片修復(fù)替換操作時(shí)，通過(guò)開(kāi)啟數(shù)據(jù)通路模塊可實(shí)現(xiàn)對(duì) 數(shù)據(jù)的讀取，進(jìn)行后續(xù)工作。讀數(shù)據(jù)操作可結(jié)合上述數(shù)據(jù)通路的功能描述。另外由于RRAM 可以實(shí)現(xiàn)多次的擦除和編程，如果出現(xiàn)編程錯(cuò)誤的情況，可以對(duì)RRAM進(jìn)行重復(fù)操作確保操 作的正確，所以本發(fā)明單元可以實(shí)現(xiàn)多次的數(shù)據(jù)存儲(chǔ)和復(fù)寫(xiě)，大大提高了單元的應(yīng)用復(fù)用 性，增加了芯片的修復(fù)機(jī)會(huì)。
【主權(quán)項(xiàng)】
1. 一種基于阻變存儲(chǔ)單元RRAM的存儲(chǔ)單元，其特征在于：包括敏感放大器、參考電阻 電路以及數(shù)據(jù)通路； 所述敏感放大器的一端連接RRAM，另一端連接參考電阻電路，敏感放大器根據(jù)兩端電 阻阻值感應(yīng)出q端信號(hào)和qb端信號(hào)，使敏感放大器最終在高電壓態(tài)或低電壓態(tài)，實(shí)現(xiàn)對(duì)數(shù) 據(jù)的鎖存； 所述參考電阻電路用于向敏感放大器提供一個(gè)參考電阻； 所述數(shù)據(jù)通路用于通過(guò)輸出端口fuseq實(shí)現(xiàn)輸出數(shù)據(jù)的0、1輸出。2. 根據(jù)權(quán)利要求1所述的基于阻變存儲(chǔ)單元RRAM的存儲(chǔ)單元，其特征在于：所述敏感 放大器為互相反饋串聯(lián)的環(huán)路反相器，所述敏感放大器的輸入端與RRAM的位線連接。3. 根據(jù)權(quán)利要求2所述的基于阻變存儲(chǔ)單元RRAM的存儲(chǔ)單元，其特征在于：所述參考 電阻電路由阻值固定的電阻單元和NMOS三級(jí)管串聯(lián)組成，所述參考電阻電路連接在敏感 放大器（sense)的輸出端。4. 根據(jù)權(quán)利要求1或2或3所述的基于阻變存儲(chǔ)單元RRAM的存儲(chǔ)單元，其特征在于： 所述數(shù)據(jù)通路包括上拉電路和下拉電路， 所述上拉電路包括通過(guò)漏端連接的PMOS管P1和PMOS管P2,其中PMOS管P2為弱上 拉管；所述PMOS管P1的柵端連接數(shù)據(jù)輸出使能en，所述PMOS管P2的漏端連接輸出端口 fuseq； 所述下拉電路包括通過(guò)漏端連接的NMOS管nl和NMOS管n2,所述NMOS管n2的柵端 連接qb端，所述NM0S管nl的柵端連接數(shù)據(jù)輸出使能en，所述NM0S管nl的源端與PMOS管 P1的漏端連接。5. 根據(jù)權(quán)利要求4所述的基于阻變存儲(chǔ)單元RRAM的存儲(chǔ)單元，其特征在于：所述參考 電阻電路提供的參考電阻位于RRAM的高阻值和低阻值之間。6. -種基于阻變存儲(chǔ)單元RRAM的存儲(chǔ)方法，其特征在于：包括如下步驟： 1】阻變操作： 對(duì)RRAM進(jìn)行編程和擦除操作，RRAM即實(shí)現(xiàn)低阻阻變或高阻阻變，RRAM的可變電阻Rcell將固定的保持在高阻值或低阻值狀態(tài)； 2】初始化數(shù)據(jù)操作： 將RRAM的字線wl打開(kāi)，將敏感放大器的q端信號(hào)和qb端信號(hào)下拉到地，實(shí)現(xiàn)對(duì)敏感 放大器兩端信號(hào)的復(fù)位初始化； 3】數(shù)據(jù)感應(yīng)操作 開(kāi)通敏感放大器工作，同時(shí)參考電阻電路開(kāi)始工作提供一個(gè)參考電阻，經(jīng)過(guò)敏感放大 器的q端信號(hào)和qb端信號(hào)產(chǎn)生競(jìng)爭(zhēng)： 電阻較小的一端會(huì)被下拉至地，另一端相應(yīng)的變?yōu)楦唠娖剑? 最終會(huì)保持在高電壓態(tài)或低電壓態(tài)，實(shí)現(xiàn)對(duì)數(shù)據(jù)的存儲(chǔ)； 4】存儲(chǔ)數(shù)據(jù)的輸出： 通過(guò)數(shù)據(jù)通路將存儲(chǔ)數(shù)據(jù)傳輸至輸出端口fuseq。7. 根據(jù)權(quán)利要求6所述的基于阻變存儲(chǔ)單元RRAM的存儲(chǔ)方法，其特征在于：參考電阻 電路提供的參考電阻阻止位于RRAM的高阻值和低阻值之間。8. 根據(jù)權(quán)利要求7所述的基于阻變存儲(chǔ)單元RRAM的存儲(chǔ)方法，其特征在于：步驟3】具 體為 當(dāng)RRAM阻變值為高阻時(shí)，經(jīng)過(guò)數(shù)據(jù)感應(yīng)后，阻值較小的qb端信號(hào)變?yōu)?,而q端變?yōu)楦?電平； 當(dāng)RRAM阻變?yōu)榈妥钑r(shí)，阻值較小的q端信號(hào)變?yōu)?,qb端信號(hào)則為高電平。9.根據(jù)權(quán)利要求8所述的基于阻變存儲(chǔ)單元RRAM的存儲(chǔ)方法，其特征在于： 步驟4】具體為： 當(dāng)數(shù)據(jù)輸出使能en無(wú)效時(shí)，輸出端口fuseq會(huì)被導(dǎo)通的PMOS管P1上拉至高電平，輸 出端口fuseq保持缺省數(shù)據(jù)1，此時(shí)P2管也導(dǎo)通上拉； 當(dāng)數(shù)據(jù)輸出使能信號(hào)en有效時(shí)，NMOS管nl導(dǎo)通，PMOS管P1關(guān)斷，NMOS管n2的狀態(tài) 取決于來(lái)自敏感放大器的qb信號(hào)： 若qb為高電平，貝NMOS管n2導(dǎo)通，輸出端口fuseq到地的通路即導(dǎo)通，輸出端口fuseq被下拉到地，輸出端口fuseq由缺省數(shù)據(jù)1變?yōu)閿?shù)據(jù)0,同時(shí)PMOS管p2關(guān)斷； 反之若qb為低電平，則NMOS管n2不導(dǎo)通，此時(shí)輸出端口fuseq依舊保持缺省數(shù)據(jù)1， 同時(shí)PMOS管P2保持上拉導(dǎo)通，輸出端口fuseq繼續(xù)保持?jǐn)?shù)據(jù)1。
【專利摘要】本發(fā)明涉及一種基于阻變存儲(chǔ)單元RRAM的存儲(chǔ)單元及存儲(chǔ)方法，包括敏感放大器、參考電阻電路以及數(shù)據(jù)通路；敏感放大器的一端連接RRAM，另一端連接參考電阻電路，敏感放大器根據(jù)兩端電阻阻值感應(yīng)出q端信號(hào)和qb端信號(hào)，使敏感放大器最終在高電壓態(tài)或低電壓態(tài)，實(shí)現(xiàn)對(duì)數(shù)據(jù)的鎖存；參考電阻電路用于向敏感放大器提供一個(gè)參考電阻；數(shù)據(jù)通路用于通過(guò)輸出端口fuseq實(shí)現(xiàn)輸出數(shù)據(jù)的0、1輸出。本發(fā)明解決了現(xiàn)有的eFUSE技術(shù)工藝支持性有限、只能進(jìn)行一次修復(fù)的局限性的技術(shù)問(wèn)題，本發(fā)明可替代eFUSE技術(shù)，能夠?qū)崿F(xiàn)多次編程操作的存儲(chǔ)技術(shù)。本發(fā)明通過(guò)對(duì)RRAM單元進(jìn)行編程操作即可實(shí)現(xiàn)配置數(shù)據(jù)的存儲(chǔ)，完成芯片的修復(fù)或調(diào)節(jié)工作。
【IPC分類】G11C13/00
【公開(kāi)號(hào)】CN105261392
【申請(qǐng)?zhí)枴緾N201510786327
【發(fā)明人】王小光, 韓小煒
【申請(qǐng)人】西安華芯半導(dǎo)體有限公司
【公開(kāi)日】2016年1月20日
【申請(qǐng)日】2015年11月16日