存儲(chǔ)系統(tǒng)及其操作方法
【專(zhuān)利說(shuō)明】存儲(chǔ)系統(tǒng)及其操作方法
[0001]相關(guān)申請(qǐng)的交叉引用
[0002]本申請(qǐng)要求2014年6月19日提交的申請(qǐng)?zhí)枮?0-2014-0074955的韓國(guó)專(zhuān)利申請(qǐng)的優(yōu)先權(quán)，其全部?jī)?nèi)容通過(guò)引用合并于此。
技術(shù)領(lǐng)域
[0003]本發(fā)明的各種實(shí)施例涉及一種半導(dǎo)體設(shè)計(jì)技術(shù)，且更具體而言，涉及一種存儲(chǔ)系統(tǒng)。
【背景技術(shù)】
[0004]通常，控制器與存儲(chǔ)器件耦接，以采用一對(duì)多的關(guān)系被控制。即，一個(gè)控制器與多個(gè)存儲(chǔ)器件耦接。
[0005]圖1A和圖1B是圖示在控制器和存儲(chǔ)器件之間現(xiàn)有的總線連接的框圖。
[0006]如圖1A所示，存儲(chǔ)系統(tǒng)包括:控制器100、存儲(chǔ)器件110_0和存儲(chǔ)器件110_1。當(dāng)控制總線CMD/ADDR_BUS0在控制器100和存儲(chǔ)器件110_0之間傳輸命令和地址時(shí)，在控制器100和存儲(chǔ)器件110_1之間傳輸命令和地址的數(shù)據(jù)總線DATA_BUS0、控制總線CMD/ADDR_BUS1與數(shù)據(jù)總線DATA_BUS1彼此分開(kāi)，控制器100可以直接控制存儲(chǔ)器件110_0和110_1以完全地執(zhí)行單獨(dú)的操作。例如，當(dāng)存儲(chǔ)器件110_0執(zhí)行讀取操作時(shí)，存儲(chǔ)器件110_1可以執(zhí)行寫(xiě)入操作。
[0007]如圖1B中所示，當(dāng)控制總線CMD/ADDR_BUS和數(shù)據(jù)總線DATA_BUS被存儲(chǔ)器件110_0和110_1共享時(shí)，線被形成為傳送為用于區(qū)分存儲(chǔ)器件110_0與存儲(chǔ)器件110_1的一種命令信號(hào)的至少選擇信號(hào)CS0和CS1。換言之，用于傳送選擇信號(hào)CS0和CS1的線可以不被存儲(chǔ)器件110_0和110_1共享，并且被單獨(dú)地形成。在這種情況下，在存儲(chǔ)器件110_0和110_1之中基于選擇信號(hào)CS0和CS1選中的存儲(chǔ)器件，可以執(zhí)行由控制總線CMD/ADDR_BUS指向的操作，并且通過(guò)數(shù)據(jù)總線DATA_BUS與控制器100交換信號(hào)。盡管選擇信號(hào)CS0和CS1屬于命令信號(hào)，但是與傳送至控制總線CMD/ADDR_BUS的其他命令信號(hào)不同，選擇信號(hào)CS0和CS1被單獨(dú)地分配至存儲(chǔ)器件110_0和110_1。
[0008]由于與控制器耦接的存儲(chǔ)器件的數(shù)量增加，所以所需的線(S卩，總線)的數(shù)量也增加。這可增加制造成本和系統(tǒng)設(shè)計(jì)中的困難。

【發(fā)明內(nèi)容】

[0009]本發(fā)明的各種實(shí)施例針對(duì)一種存儲(chǔ)系統(tǒng)，其可以減少控制器與存儲(chǔ)器件之間的線的數(shù)量，并且允許控制器單獨(dú)地存取存儲(chǔ)器件。
[0010]根據(jù)本發(fā)明的一個(gè)實(shí)施例，一種存儲(chǔ)系統(tǒng)包括:公共數(shù)據(jù)總線；公共控制總線；存儲(chǔ)器件，其適用于共享公共數(shù)據(jù)總線和公共控制總線，其中，存儲(chǔ)器件中的每個(gè)具有用于識(shí)別公共控制總線的控制信號(hào)的不同的延遲時(shí)間；以及控制器，其適用于通過(guò)公共數(shù)據(jù)總線和公共控制總線來(lái)控制存儲(chǔ)器件。
[0011]根據(jù)本發(fā)明的一個(gè)實(shí)施例，一種存儲(chǔ)系統(tǒng)包括:公共控制總線，其包括多個(gè)控制信號(hào)傳輸線；公共數(shù)據(jù)總線，其包括第一數(shù)據(jù)線至第N數(shù)據(jù)線；以及存儲(chǔ)器件，其適用于共享公共數(shù)據(jù)總線和公共控制總線，其中，存儲(chǔ)器件中的每個(gè)包括第一數(shù)據(jù)焊盤(pán)至第N數(shù)據(jù)焊盤(pán)，并在第一數(shù)據(jù)線至第N數(shù)據(jù)線與第一數(shù)據(jù)焊盤(pán)至第N數(shù)據(jù)焊盤(pán)之間具有不同的對(duì)應(yīng)連接。
[0012]根據(jù)本發(fā)明的一個(gè)實(shí)施例，一種用于操作具有控制器以及第一存儲(chǔ)器件和第二存儲(chǔ)器件的存儲(chǔ)系統(tǒng)的方法包括:通過(guò)控制器來(lái)將第一存儲(chǔ)器件設(shè)定成具有用于公共控制總線的第一延遲時(shí)間；通過(guò)控制器來(lái)將第二存儲(chǔ)器件設(shè)定成具有用于公共控制總線的與第一延遲時(shí)間不同的第二延遲時(shí)間；當(dāng)控制器存取第一存儲(chǔ)器件時(shí)，通過(guò)控制器來(lái)將具有第一延遲時(shí)間的控制信號(hào)傳送至公共控制總線；以及當(dāng)控制器存取第二存儲(chǔ)器件時(shí)，通過(guò)控制器來(lái)將具有第二延遲時(shí)間的控制信號(hào)傳送至公共控制總線。
【附圖說(shuō)明】
[0013]圖1A和圖1B是圖示在控制器和存儲(chǔ)器件之間的現(xiàn)有總線連接的框圖。
[0014]圖2是用于描述在存儲(chǔ)器件的每個(gè)DRAM可尋址能力(PDA)模式中的模式寄存器設(shè)定(MRS)的操作的時(shí)序圖。
[0015]圖3是用于描述存儲(chǔ)器件的命令地址延遲時(shí)間(CAL)的時(shí)序圖。
[0016]圖4是圖示根據(jù)本發(fā)明的一個(gè)實(shí)施例的存儲(chǔ)系統(tǒng)的框圖。
[0017]圖5是用于描述圖4中所示的存儲(chǔ)系統(tǒng)的操作的流程圖。
[0018]圖6是用于說(shuō)明圖5中所示的操作的時(shí)序圖。
[0019]圖7A和圖7B是用于描述圖5所示的操作的時(shí)序圖。
[0020]圖8是圖示根據(jù)本發(fā)明的一個(gè)實(shí)施例的框圖。
【具體實(shí)施方式】
[0021]下面將參照附圖更詳細(xì)地描述本發(fā)明的示例性實(shí)施例。然而，本發(fā)明可以用不同的方式實(shí)施，而不應(yīng)解釋為限制于本文所列的實(shí)施例。確切地說(shuō)，提供這些實(shí)施例使得本公開(kāi)充分與完整，并向本領(lǐng)域技術(shù)人員充分地傳達(dá)本發(fā)明的范圍。附圖并不一定按比例繪制，并且在一些情況下，可以夸大比例以清楚地圖示實(shí)施例的特征。在本公開(kāi)中，附圖標(biāo)記直接對(duì)應(yīng)于本發(fā)明的各種附圖和實(shí)施例中相同編號(hào)的部分。也應(yīng)當(dāng)注意的是，在本說(shuō)明書(shū)中，“連接/耦接”不僅表示一個(gè)部件與另一個(gè)部件直接耦接，還表示經(jīng)由中間部件與另一個(gè)部件間接耦接。另外，只要未在句子中特意提及，單數(shù)形式可以包括多個(gè)形式。
[0022]以下描述了每個(gè)DRAM可尋址能力(PDA)模式和命令地址延遲時(shí)間(CAL)。
[0023]圖2是用于描述存儲(chǔ)器件的PDA模式中的模式寄存器設(shè)定(MRS)的操作的時(shí)序圖。
[0024]PDA模式可以支持每個(gè)存儲(chǔ)器件獨(dú)立地執(zhí)行模式寄存器設(shè)定操作。當(dāng)PDA模式被設(shè)定時(shí)，所有的模式寄存器設(shè)定命令的有效性可以基于第0數(shù)據(jù)焊盤(pán)DQ0的信號(hào)電平來(lái)確定。在從施加一個(gè)模式寄存器設(shè)定命令時(shí)的時(shí)刻起經(jīng)過(guò)寫(xiě)入延遲時(shí)間WL之后，當(dāng)?shù)?數(shù)據(jù)焊盤(pán)DQ0的信號(hào)電平被設(shè)定為“0”時(shí)，施加的模式寄存器設(shè)定命令被確定為有效，而當(dāng)?shù)?數(shù)據(jù)焊盤(pán)DQ0的信號(hào)電平被設(shè)定為“ 1 ”時(shí)，施加的模式寄存器設(shè)定命令由于其被確定為無(wú)效而可以被忽略。這里，寫(xiě)入延遲時(shí)間WL可以與通過(guò)將附加延遲時(shí)間AL和CAS寫(xiě)入延遲時(shí)間CWL相加獲得的值(WL = AL+CWL)相對(duì)應(yīng)。
[0025]參見(jiàn)圖2，在時(shí)刻201處模式寄存器設(shè)定命令MRS被施加至存儲(chǔ)器件。在從時(shí)刻201起經(jīng)過(guò)與寫(xiě)入延遲時(shí)間WL相對(duì)應(yīng)的時(shí)間的時(shí)刻202處，第0數(shù)據(jù)焊盤(pán)DQ0的信號(hào)電平在預(yù)定的部分期間轉(zhuǎn)變成“0”。因此，在時(shí)刻201處施加至存儲(chǔ)器件的模式寄存器設(shè)定命令MRS被確定為有效，且在從時(shí)刻203起經(jīng)過(guò)模式寄存器設(shè)定命令周期時(shí)間tMRD_PDA時(shí)，基于與模式寄存器設(shè)定命令MRS —起輸入的地址(未示出)開(kāi)始執(zhí)行存儲(chǔ)器件的設(shè)定操作。供作參考，tPDA_S表示用于PDA模式標(biāo)志的設(shè)置時(shí)間，以及tPDA_H表示用于PDA模式標(biāo)志的保持時(shí)間。
[0026]當(dāng)?shù)?數(shù)據(jù)焊盤(pán)DQ0的信號(hào)電平在時(shí)刻202處為“1”時(shí)，在時(shí)刻201處被施加至存儲(chǔ)器件的模式寄存器設(shè)定命令MRS由于其被確定為無(wú)效而可以被忽略。即，不執(zhí)行存儲(chǔ)器件的設(shè)定操作。
[0027]圖3是用于描述存儲(chǔ)器件的CAL的時(shí)序圖。
[0028]CAL表示在傳送至控制總線CMD/ADDR_BUS的控制信號(hào)之中用作參考信號(hào)的芯片選擇信號(hào)CS與其他信號(hào)之間的時(shí)間差。當(dāng)CAL被設(shè)定時(shí)，存儲(chǔ)器件識(shí)別在時(shí)間tCAL之后輸入的控制信號(hào)為有效，時(shí)間tCAL與從芯片選擇信號(hào)CS的激活時(shí)刻起經(jīng)過(guò)CAL相對(duì)應(yīng)。CAL可以基于模式寄存器設(shè)定命令MRS來(lái)設(shè)定。
[0029]圖3示出當(dāng)CAL被設(shè)定成3tCK時(shí)執(zhí)行的操作。在芯片選擇信號(hào)CS被激活成邏輯低電平，且在從時(shí)刻301起經(jīng)過(guò)3個(gè)時(shí)鐘周期的時(shí)刻302處，命令CMD和地址ADDR被施加至存儲(chǔ)器件，其中命令CMD是命令信號(hào)之中除了芯片選擇信號(hào)CS之外的信號(hào)。存儲(chǔ)器件可以將在時(shí)刻302處施加的命令CMD和地址ADDR識(shí)別為有效。當(dāng)芯片選擇信號(hào)CS被激活時(shí)，如果命令CMD和地址ADDR在從時(shí)刻301起經(jīng)過(guò)3tCK之前被施加至存儲(chǔ)器件，則存儲(chǔ)器件不將施加的命令CMD和地址ADDR識(shí)別為有效。
[0030]由于即使在芯片選擇信號(hào)CS被激活的時(shí)刻303和305之后，在經(jīng)過(guò)與CAL相對(duì)應(yīng)的時(shí)間的時(shí)刻304和306處，命令CMD和地址ADDR也被施加至存儲(chǔ)器件，所以在時(shí)刻304和306處施加的命令CMD和地址ADDR也可以通過(guò)存儲(chǔ)器件被識(shí)別為有效。
[0031]圖4是圖示根據(jù)本發(fā)明的一個(gè)實(shí)施例的存儲(chǔ)系統(tǒng)的框圖。
[0032]參見(jiàn)圖4，存儲(chǔ)系統(tǒng)可以包括:控制器400、第一存儲(chǔ)器件410_0、第二存儲(chǔ)器件410_1、控制總線CMD/ADDR_BUS和數(shù)據(jù)總線DATA_BUS。存儲(chǔ)系統(tǒng)還包括用于傳送時(shí)鐘CK的線和用于傳送時(shí)鐘使能信號(hào)CKE的線，時(shí)鐘使能信號(hào)CKE涉及存儲(chǔ)器件410_0和410_1與時(shí)鐘C